PADS2007进行PCB设计时， 怎样-中国学网-中国IT综合门户网站
> 信息中心 >
PADS2007进行PCB设计时， 怎样
来源：互联网 发表时间： 20:55:23 责任编辑：鲁晓倩字体：
为了帮助网友解决“PADS2007进行PCB设计时， 怎样”相关的问题，中国学网通过互联网对“PADS2007进行PCB设计时， 怎样”相关的解决方案进行了整理,用户详细问题包括:RT,我想知道:PADS2007进行PCB设计时， 怎样在任意两个层进行切换？，具体解决方案如下：解决方案1：一般是在TOP和BOTTOM之间切换吧，但我现在想在TOP和GND之间切换，该怎样作呢？解决方案2：快捷键 Z 1 Z 2 Z 3 ,
Z +&层&可切换, Z+& * “显示所有层。
3个回答4个回答3个回答5个回答3个回答1个回答1个回答3个回答1个回答1个回答1个回答1个回答1个回答1个回答1个回答1个回答1个回答1个回答
相关文章：
最新添加资讯
24小时热门资讯
Copyright © 2004- All Rights Reserved. 中国学网 版权所有
京ICP备号-1 京公网安备02号pads实验指导书_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
pads实验指导书
上传于||文档简介
&&p​a​d​s
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
下载文档到电脑，查找使用更方便
还剩79页未读，继续阅读
你可能喜欢转:PCB&layout工程师中级考试题(PADS)
　　1、单项选择(30分) 1、PADS Logic事情空间为(A) A 56英吋x 56英吋B 65英吋x 65英吋 2、PADS
Logic里的设计栅格是(A) A Design Grid BDisplay Grid 3、表现栅格速捷键为(A) A GD(X
Y)B G(X Y)C D(X Y) 4、PADS Logic中Minimum display表示(B)
A最大显示线宽B最小显示线宽C显示设计线宽 5、ext Encoding选项中挑选输进白原时字体魄局，要输进中笔墨体是(A)
A"Chinese Simplify"B"Chinese Traditional"C"Chinese Greek"
6、不是参数(Parameters)的设置的(C) A解面(Tie Dot)B总线拐角长度(Bus Angle)C字体(Fonts)
7、PADS Logic新修元件范例有(B) A 3B 4C 5 8、Pads Logic过滤器选项有几种(B) A 7B 8C 9
9、Pads Logic导进PCB按钮为(A) A Send net list BECO TO pcb CECO TO logic
10、Pads Logic中是的系统提供的地方式有几种(C) A 1B 2C 3 11、PADS
Layout具有几品种型的栅格(Grids)(A) A 2B 3C 4 12、在Pads
Layout中是系统提供了的单元换算正确的(A) A 1MM=2.54MIL B1CM=2.54MIL C1MIL=2.54MM
13、Part封装中可以包括几个PCB封装(A) A不限B 3个C 4个 14、PADS
Layout在设计进程中使用几类事情栅格(Working Grids)(B) A 2B 4C 6
15、Layout系统参数中移动的Drag moves方式有几种(B) A 2B 3C 4 16、Pads logic和Pads
Layout干系说法毛病的是(C) A都可以直接输进中文B都可以互导网络C皆不行以天生BOM文件 17、线路板设计中层设订有几类(B)
A 2B 3C 4 18、线路板元件移动的快速键是(C) A Ctrl+c BCtrl+d CCtrl+e
19、线路板设计工作界面中对设计工具不包括的是(A) A加加新的网络B移动元件位放C旋转元件地位 20、PADS
Layout文件导进Protel99文件是(B) A.TXT B.ASC C.DXF
21、线路板设计中键盘缩小的快速键因此下哪一个(C) A Pause break BPage Up CPage Down
22、以下哪一个是正确表达了光标会主动定位在R1上，并高明表现(C) A GGR1 BGSR1 CSSR1
23、手机PCB板走线阔度最小可以做到几MM(A) A 0.1 B0.01 C0.001
24、Layout中元件封装导游中包括几种情势(B) A 5B 6C 7 25、EMC定义中不包括的内容是(C) A EMI BEMS
CEMB 26、EMC认证是中邦的图标是(B) A FCC BCCC CCCF 27、线路板设计中顶层丝印在哪一层(B) A 25层B
26层C 27层 28、复位电道搁放地位道法正确的是(A) A接近地点IC B靠近所在电源C靠近地点接心
29、一个20MA的差模电流，在30MHZ时，将在3M处产生多大的辐射电场(B) A 10uV/m B100uV/m
C1000uV/m 30、PCB设计中同模电流说明正确的(A)
A电淌大小相当，偏向雷同B电流大小相当，偏向相反C电流巨细不等，方背雷同 2、不定选择(60分，每题2分) 1、以下哪些是Pads
Logic的元件属性的内容(AB) A PCB Decals BSigPins CPad Stack 2、以下哪些是Pads
Logic导进的格式(ABC) A.TXT BOLE C.ECO 3、以下哪些是Pads Logic体系设订的内容(AB) A
Global BText CGrids 4、界说设计规则(Design rules)包括(ABC)
A平安间距(clearance)B布线(routing)C束缚(constrain ts) 5、以下哪些计划软件可以直交和Pads
Layout在互导(A) A CAD Bprotel CORCAD 6、Pads Logic可以直交翻开白件后缀有(BC) A.ASC
B.SCH C.DSN 7、Pads Layout提供的系统单元有(ABC) A Mils BMetric CInches
8、对Pads Layout以下说法正确的有(B) A可以直交翻开protel文件B可以直接互导CAD C可以直接走差分行线
9、以下翻译正确的有(AC) A总线为(Bus)B Cut=粘揭C页间衔接标记为(Off-Page) 10、Pads
Layout系统中以下翻译正确的有(ABC) A Drag and attacl表示移动并拂上 B
Diagonal表示走线角度为直角和斜角 C Select Board Outline表示选择边框
11、PCB设计中的修改工具盒(ECO Toolbar)下说法正确的有(ABC) A可以删除元件 B可以移动元件 C能够改动网络实
12、以下说法正确的有(BC) A PADS 2005.2为最新PADS设计软件 B PADS
Layout的ECO建改后可以导进Logic里也随从修正不断 C PADS Router为PADS高速设计窗心
13、Layout设计中对以下功用键说法正确的是(BC) A Page UP键是缩藐视图 B END键设计时界面革新
C鼠标两头键为界面上下右右转动 14、Layout设计中对焊盘层界说说法正确的(AC) A Mounted side为底层焊盘大小设定
B Inner layers为第两层焊盘大小设定 C Opposite side为顶层焊盘巨细设订
15、对21-30层旅逛运动正确的有(AC) A 21层Solder Mask Top为底层来失绿油 B 24层Dril
Drawing为焊盘层 C 27层Assembly Drawing Top为底层支解层 16、焊盘属性改动栏说明正确的有(ABC) A
Drill size焊盘通孔 B Orientation旋转角度 C Diameter焊盘外圆大小 17、元件标号对应正确的有(AB)
A ANA对应IC BDIO对应二极管 C IND对当变压器 18、Layout中元件封装表斧正确的有(AB) A DIP为直拔元件
B 0603表示揭片元件 C SO20WB表示为20PIN狭戚 19、能够做SMT封装导游的重要部分是(AB) A SOIC
BQUAD CDIP 20、Layout中对绘图模式以下说法正确的是(AB) A选中焊盘按F2：表示走线
B[Layer]：调换以后的板层 C[Add Corner]：表示增加一段弧线
21、Layout中对画图模式的属性建改菜单以下说法正确的是(AB) A[Cycle]：选择已选中工具邻近的工具
B[Move]：移动当选中的对象 C[Route]：增加网络走线 22、Layout中对自动标注模式说法正确的(BC) A[Snap
to Corner]捕捉圆面 B[Snap to Center]捕捉两头点地点工具的中心 C[Snap to
Circle/Arc]捕捉圆或圆弧 23、PCB中对农程改动模式道法没有正确的(BC) A可以对元件进行添加和删除
B线路图和PCB同步下，不克不及对元件进行修正，如许会将PCB和线路图不能同步
C可以修正元件的标号，二个一样的元件并可建改成一样的标号 24、Layout中对增长元件工具说法不正确的(AB)
A假设Layout图中有的元件没有能够正在添加元件按钮下举行加加 B[All Libraries]表现正在部分元件库中寻觅元件
C[Items]选项表示元件称号，此中的"*"表现任何字符 25、Layout中对规则设置工具说法正确的(BC)
A进进直线始初阔度设定是：Setup→Design Rules…→Default→Clearance
B规则设置工具中[Routing]这个图标为布线规则 C规则设置工具中[Report]这个图标为定义报告的规则
26、PCB中对自动重新编号东西说法不正确的(AC) A主动沉新编号东西是全部元件沉新参加新的标号
B[TOP]和[Bottom]选项组是分离设置[TOP]层和[Bottom]层的重新编号 C[Start at]表示最后一个元件的标号
27、PCB中对设计验证中间距验证说法不正确的(A) A[Net to All]表示对电路板上的一切网格进行间距验证
B[Keepout]表示组件断尽区的严厉规则来检讨断尽区的间距 C[Same Net]表示对同一网络的对象也要进行间距验证
28、PCB中对设计考证中高速验证下[Electrodynamic Check]对话框当选择"TCK"网络说法不正确的(AB)
A[Check Impedance]验证大小 B[Check Delay]验证长度 C[Check Loops]考证回路
29、PCB中对线路板图CAM输出道法不正确的(BC) A CAM输出有光画输出、挨印输出、画图输出 B挨印输出时图的巨细比列有5类
C CAM输出文件范例可分为5类，此中那个[NC Drill]类型包容在中 30、PCB中对尺寸标注箭头选项组说法正确的(BC)
A[Arrow Length]表现设放箭头的长度 B[Arrow Size]表示设置箭头的类型 C[Tail
Length]表示设置箭头的线阔 3、判定题(30分，每题1分) 1
SPECCTRA转换器(Translator)降供给您对话框样子外形的下令文件编辑器，称为DO白件编辑器(DO file
editor)。* 2灌铜Copper
Pour与揭铜Copper的差别点在于，绘完Copper的外形框以后,对其内部全部展铜，而不躲让任何的网络和元件等等目的 3 PADS
Layout提求了一个PCB设计外形物理尺寸标注的工具。你需要在标准的和数据标注方式之间作出选择，前者可以标注的格式上进行完全的把握。
4尺寸标注(Dimensions)因此本来的设计单位为基本进行的，设置设计单元为英吋(Inches)。 5验证设计(Verify
Design)命令让你检讨你设计中的平安间距(Clearance)、连接性(Connectivity)、高速电路(High
Speed)和立体层(Plane)的毛病。*
6立体层(Plane)网络检讨，重要考证热焊盘(Thermals)能否在平里层(Plane)皆已产生*
7为了演示EDC的功效，你可以对24MHz网络添加一个网络长度规矩。* 8无模下令(Modeless
Commands)和快速键(Shortcut Keys)* 9
PADS当Layout的设计文件打启时，每次源纲标转变时，这些被嵌进(Embeded)的目的自动地更新。* 10 CAE封装(CAE
Decal)是一个二维线(2D Line)标记，它代表了元件的逻辑过*
11输进管脚由15个地点输进、6个控制输进和1个别的的输进管脚构成。 12很多CAE Decal不是方形，需要一步一步己工完成。*
13可以从Decal Editing Toolbar图标当选择工具条(Toolbar)，打启下一级工具条。
14视察视图并出有存储止来时，该你挨启一个新的设计文件或退出PADS Logic时，已捕捉的观察视图不会被删除。
15资料浑单(Bill of Materials)就是设计中各个元件的元件类型数据的统计和分列，而且采取一定的款式。*
16对Gerber输出MS Word文件和其它OLE利用内容，一般我们选择包括OLE纲标输出到Gerber文件也许画图输出。 17
PADS Logic的OLE功效容许你在PADS Logic和PADS-Layout之间穿插选择。* 18当实施穿插搜索(Cross
Probing)时，设计文件的利用步伐处于被把握的封闭状态。 19利用PADS
Logic的OLE工具传输网表(Netlist)到PADS-Layout，可以以避免采取手工方式输进和输出网表(Netlist)。*
20在PADS Logic中，你可以通过一组元件的选择，一个接一个地移动多个元件。* 21 BGA工具盒是Pads
Layout新增长的工具盒，但它仅仅用于BGA封装的设计。 22设置栅格(Grids)PADS
Layout具有一品种型的栅格(Grids)，便事情栅格(Working Grids)
23仅仅管足(Pin)/门(Gate)和参考编号(Ref.Des.)沉新定名可以自PADS-Layout反本注到本理图中*
24为了能在立体层(Plane Layers)上布线，你须要将它们从布线规矩义的有用地布线层上删除
25为了轻易地进行分开平面层(Splitting the Plane)的定义，应当封闭所有不相干层的显示色彩。*
26不管您将那个本号(Label)搁在封装(Decal)的甚么地方，该你利用PCB封装(PCB
Decal)加加元件到设计中时，参考编号(Reference Designation)总是要显现的。*
27在Preview库中有几个元件范例(Part types)所对当的PCB封装(PCB Decal)已指定了，并且已建立了它
28板边框(Board Outline)是采取取画造项纲、覆铜和灌铜等雷同的方式建立的少边形。*
29假设做对照庞杂的板框外形或一些定位孔，可以先在Auto CAD中绘造好板框外形和定位孔，然后从CAD中导进到PADS
Layout中。* 30 PADS Layout的输进工具也容许你有选择地从Autodesk的AutoCAD也许Parametric
Technologies的Pro/ENGINEER产物中输进数据。* *号为正确的 4、简题目(30分，每题15分)
a、请叙说线路图定义封装(Decal)进程，以界说一个简略的管脚封装(Pin Decal)，它们由一个横线和一个圆构成。
1.从工具条(Toolbar)当选择封装编辑(Decal Editing)图标。 2.从封装编辑(Decal
Editing)工具盒当选择修立2D线(Create 2D Line)图标。
3.按鼠标右键打开一个弹出菜单，然后选择路径(Path)方式。 4.通功键进G20设置设计栅格(Design Grid)为20。
5.将光标放在本点标志处，状态条(Status Bar)中X和Y的立标将表现为零。 6.按一下并松开鼠标左键，将开端绘一根线。
7.横背移动光标直到立标唆使为X160、Y0(检讨状态条(Status Bar)确认立 标值)，连打鼠标左键完成这根线。
8.按鼠标右键翻开一个弹出菜双，然后选择圆(Circle)转变画图方式。 9.您必须通功键进S 180 0唆使圆的中心面。
10.为了定义一个圆，按鼠标右键而且将光标背中心点之外的方向移动一个 设计栅格(Design Grid)(20
mils)，再按鼠标左键完成这个圆。 11.从工具条当选择移动方式(Move Mode)图标，放标志在PINNOT封装
(Decal)图中。 保存管足封装(Pin Decal) b、请阐明总线布线(Bus Route)齐进程。
1.从弹出菜单(Pop-up Menu)中点当选择管足/功孔/标志(Select
Pin/Vias/Tacks)，为了举行总线布线(Bus Routing)的需求，限定你的可选择内容。
2.从东西条(Toolbar)中挑选设计(Design)工具盒图本。 3.从设计(Design)工具盒选择总线布线(Bus
Route)图标。 4.进行一个地区的选择，包括U2(大的SOIC器件)的三个管脚(方秀士们前 面高明的三个管脚)连接的网络连线。
接互的总线布线(Bus Routing)方式如今有效了。假设你采取动态布线编辑 (Dynamic Route
Editing)进行单根连线的操纵，则对应的是单根线。如今你对应的 是多根当选择的连线。
以后的布线线段将粘附在光标上，并指点你的布线。每次对一根导线添加 一个布线拐角(Route
Corner)或过孔(Via)，总线的别的连线将追随着它进止。
5.从管脚(Pin)处向上方移动、添加一段垂直的线段，并且按鼠标的右键添加
一个拐角(Corner)做为指点方式，细致观察总线(Bus)的别的成员是怎样的匹配这个 指点偏向的。
6.移动光标到目的管脚(Pin)下面的一点处，添加另外一个拐角(Corner)，细致
观察总线(Bus)的其它成员又是怎样的匹配这个指点方向的。 7.自弹出菜双(Pop-up
Menu)挑选完成(Complete)下令，完成总线布线。总线 (Bus)的一切成员将都完成布线而且进止腻滑(Smoothed)。
使用过孔外形(Via Patterns)进行总线布线(Bus Routing) 总线布线(Bus
Routing)还具有主动采用某种过孔方式(Via Patterns)、拔出过孔
(Vias)的才能。当你添加过孔到一根指点布线的导线时，使总线的成员也在导线中 添加过孔(Vias)。
线道板计划农程师中级测验试题(理论技能) (每题30分，同150分)
1、在该今无线通讯装备中，射频部份往往采取小型化的室外单位构造，而室外单位的射频部份、中频局部,达芙妮女鞋http://www.dafuni.org，和对室外双元进止监控的低频电路局部每每安排在同一PCB上。请答，对如许的PCB布线在材量上有何要求?怎样避免射频、中频和低频电路相互之间的烦扰?古代高快PCB设计中，为了包管信号的完全性，经常需求对器件的输进或输出端举行端接。叨教端接的方式有哪些?采用端接的方法是由甚么要素决议的?有甚么规矩?
1.混淆电路设计是一个很大的题目，很难有一个完善的办理计划。一般射频电路在系统中都作为一个独立的单板进行结构布线，以致会有特地的屏蔽腔体。并且射频电路通常是单面或双面板，电路较为简略，一切这些都是为了减少对射频电路散布参数的影响，进步射频系统的分歧性。尽对一般的FR4材质，射频电路板偏向与采用高Q值的基材，这类资料的介电常数相比小，传输线散布电容较小，阻抗高，信号传输时延小。
在混淆电路设计中，固然射频，数字电路做在同一块PCB上，但一般都分红射频电路区和数字电路区，分离结构布线。之间用接地过孔带和屏蔽盒屏蔽
2.端接(terminal),也称匹配。一般依照匹配位置分有流端匹配和末端匹配。此中源端匹配普通为电阻串联匹配，末端匹配通常是并联匹配，方式相比少，有电阻上推，电阻下推，摘维南婚配，AC匹配，肖特基两极管匹配。匹配采取方法一般由BUFFER特性，拓普情形，电平品种和讯断方式来决议，也要斟酌信号占空比，体系过耗等。数字电路最要害的是时序题目，加匹配的目标是改进信号量质，在讯断时辰失掉可以肯定的信号。关于电平有用信号，在包管建立、坚持时光的前降下，疑号量质稳固；对延有用信号，在保证信号延枯燥性条件下，信号变革延速率满足要求。
两、在电道板尺寸活动的情形下，假设计划中需求包容更少的功效，便每每须要进步PCB的行线稀度，但是如许有能够招致走线的相互烦扰加强，同时走线细致也使阻抗没法着落，叨教在高速(100MHz)高稀度PCB设计中有哪些技能?在高快PCB设计时为了不反射便要思考阻抗婚配，但由于PCB的加工工艺限定了阻抗的延续性而仿实又仿不到，正在本理图的设计时怎样来斟酌那个题目?别的闭于IBIS模子，没有知在那边能降求相比正确的IBIS模子库。人们自网上下载的库大少数皆不太精确，很影响仿实的参考性。
问：在设计高速高稀度PCB时，串扰(crosstalk
interference)确切是要特殊留意的，由于它对时序(timing)与信号完全性(signal
integrity)有很大的影响。以下提供几个留意的地方：1.把握走线特性阻抗的延续与匹配。2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完全性的影响，觅出可容忍的最小间距。不同芯片信号的成果能够不同。3.选择恰当的端接方式。4.躲任上下相邻两层的走线方向相同，以致有走线恰好上下重迭在一同，由于这类串扰比同层相邻走线的情况还大。5.运用盲埋孔(blind/buried
via)来增长走线面积。但是PCB板的制造本钱会添加。在实践实施时确切很难到达完全平行与等长，不过还是要尽量做到。除彼之外，可以预留差分端接和同模端接，以紧张对时序与信号完全性的影响。
在设计高速PCB电路时，阻抗匹配是设计的要荤之一。而阻抗值和走线方式有续对的闭系，比方是走在外表层(microstrip)或内层(stripline/double
stripline)，与参考层(电源层或地层)的间隔，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后能力肯定阻抗值。一般仿真软件会因线路模型或所利用的数教算法的限造而没法斟酌到一些阻抗不延续的布线情形，这时候分在原理图上只能预留一些terminators(端接)，如串联电阻等，来紧张走线阻抗不延续的效应。真正根原解决答题的方式还是布线时只管即使留意避免阻抗不延续的产生。IBIS模型的正确性直接影响到仿真的成果。基础上IBIS可当作是实践芯片I/O
buffer等效电路的电气特性材料，一般可由SPICE模子转换而得(亦可采取丈量，但限定较多)，而SPICE的资料与芯片制作有相对的干系，所以一样一个器件不同芯片厂商提求，其SPICE的材料是差别的，进而转换后的IBIS模型内之材料也会随之而异。也便是说，假设用了A厂商的器件，只要他们有才能提供他们器件精确模型资料，由于没有其它己会比他们更明白他们的器件是由何种工艺做进往的。假设厂商所提供的IBIS不正确，只能不时要求当厂商改进才是基本解决之讲。
3、在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检讨，而设计者应当从那些方面来斟酌EMC、EMI的规则?怎样设置规则?在pcb上靠近平行走高速差分信号线对的时分，在阻抗匹配的情况下，由于两线的相互耦合，会带来很多利益。但是有观念以为这样会增大信号的衰减，影响传输间隔，为甚么?我在一些至公司的评价板上看到高速布线有的尽量靠近且平行，而有的却故意的使两线间隔忽远忽近，哪种后果会更好?我的信号1GHz以上，阻抗为50欧姆。在用软件盘算时，差分线对也因此50欧姆来盘算吗?还是以100欧姆来算?接受端差分线对之间能否加一匹配电阻?
问：普通EMI/EMC设计时须要同时思考辐射(radiated)取传导(conducted)两个方面.前者回属于频次较高的部分(30MHz)后者则是较低频的局部(30MHz).以是不克不及只留意高频而纰漏低频的部份.一个佳的EMI/EMC设计必须一开端结构时便要斟酌到器件的地位,PCB迭层的布置,主要联机的行法,器件的选择等,假设这些出有事前有较好的部署,过后办理则会事半功倍,增加本钱.比方时钟产生器的位置尽质不要接近对外的衔接器,高快信号尽量走内层并留意特性阻抗婚配与参考层的延续以淘汰反射,器件所推的信号之斜率(slew
rate)只管即使小以减低高频身分,选择来耦合(decoupling/bypass)电容时细致其频次呼应能否契合需求以着落电流层噪声.别的,留意高频疑号电淌之回流路径使其回路里积尽量小(也便是回路阻抗loop
impedance只管即使小)以淘汰辐射.还可以用支解天层的方法以控制高频噪声的范畴.最后,恰当的选择PCB与外壳的接所在(chassis
ground)。 会使高频信号能量衰减的缘由一是导体本身的电阻特性(conductor loss),包括集肤效应(skin
effect),另外一是介电物资的dielectric loss。这两种因子在电磁实际剖析传输线效应(transmission
line effect)时,可看出他们对信号衰减的影响水平。差分线的耦合是会影响各自的特性阻抗,变的较小,根据分压原理(voltage
divider)这会使信号源送到线上的电压小一点。至于,因耦合而使信号衰减的实际剖析我并出有看过,以是人没法批评。对差分对的布线方式应当要适当的接近且平行。所谓恰当的靠近是由于这间距会影响赴任分阻抗(differential
impedance)的值,彼值是设计差分对的主要参数。需要平行也是由于要坚持差分阻抗的分歧性。若两线忽远忽近,差分阻抗就会纷歧致,就会影响信号完全性(signal
integrity)及时光耽误(timing delay)。差分阻抗的盘算是2(Z11&
Z12),其中,Z11是走线本身的特性阻抗,Z12是两条差分线间由于耦合而产生的阻抗,与线距有闭。所以,要设计差分阻抗为100欧姆时,走线原身的特性阻抗一定要稍大于50欧姆。至于要大几,可用仿实软件算进往。接受端差分线对间的匹配电阻通常会加,其值应即是差分阻抗的值。这样信号质量会好些。
4、PCB设计怎样避免高频烦扰?PCB设计中怎样办理高速布线取EMI的辩论?多少PCB构成体系，各板之间的地线当如何衔接?PCB设计中差分信号线两头能否加地线?
1，避任高频做扰的基础思绪是尽量升高高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用推
大高速信号和模拟信号之间的间隔，或加ground guard/shunt traces在模拟信号中间。还要留意数字地
对模仿地的噪声做扰。 2，因EMI所加的电阻电容或ferrite bead，不克不及构成信号的一些电气特性不契合范例。以是，最好
先用部署走线和PCB叠层的技能来解决或减少EMI的答题，如高速信号走内层。最后才用电阻电容或 ferrite
bead的方式，以着落对信号的伤害。
3,原创-PCB之美转_6258，各个PCB板子相互连接之间的信号或电源在行动时，例如A板子有电源或信号送到B板子，一定会有
等量的电流从地层流回到A板子(彼为Kirchoff current
law),原创-公版真一定好吗-教你通过PCB选好显卡_6539。这地层上的电流会觅阻抗最小的地方流
回往。所以，在各个不论是电源或信号相互连接的接心处，分派给地层的管脚数不能太少，以落低阻抗，
这样可以升高地层上的噪声。另外，也能够剖析全部电流环路，特别是电流较大的部份，调解地层或地线
的接法，来控制电流的走法(比方，在某处制作低阻抗，让大部份的电流从这个地方走)，升高对别的较敏 感信号的影响。
4，差分信号中间通常为不能加地线。由于差分信号的利用原理最主要的一点即是运用差分信号间相互耦合(coupling)所带来的利益，如flux
cancellation，抗噪声(noise immunity)才能等。若在两头加地线， 即会破坏耦合效应
5、PCB设计时，为甚么要展铜?在做pcb板的时分，为了减小做扰，地线能否应当构成闭和情势?在PCB设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模仿地，为甚么要对地线
一般展铜有几个方面缘由： 1，EMC.关于大里积的天或电流展铜，会止到屏蔽作用，有些特别地，如PGND止到防护做用。
2，PCB农艺要求。普通为了包管电镀后果，也许层压稳定形，关于布线较少的PCB板层展铜。
3，信号完全性要求，给高频数字疑号一个完全的回淌路径，并淘汰直流网络的布线。 4，固然另有散热，特别器件装置要求展铜等等缘由。
在做PCB板的时候,天美意官网http://www.teenmix.org，一般来道都要减小回路面积，以即减少干扰，布地线的时候，也不该布成闭合形
式，而是布成树枝状较佳，另有便是要尽能够增大地的面积。
辨别地的目标重要是出于EMC的思考，耽忧数字部份电源和地上的噪声会对其它信号，特殊是模仿信
号通过传导道路有干扰。至于信号的和保护地的辨别，是由于EMC中ESD静放电的斟酌，类似于我们生涯
中躲雷针接天的做用。不管怎样分，终极的大地只要一个。只是噪声泻搁道路差别罢了。
　　<img src="/blog7style/images/common/sg_trans.gif" real_src ="http://b.bst.126.net/newpage/images/microblog.png?1" TYPE="audio/mpeg"
ALT="转:PCB&layout工程师中级考试题(PADS)"
TITLE="转:PCB&layout工程师中级考试题(PADS)" />
　　<img src="/blog7style/images/common/sg_trans.gif" real_src ="http://b.bst.126.net/style/common/tuijian.png" TYPE="audio/mpeg"
ALT="转:PCB&layout工程师中级考试题(PADS)"
TITLE="转:PCB&layout工程师中级考试题(PADS)" />
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。