一首男声的英文歌，歌词好像有you ever hard（ard）see，还有i good ever see，还有we good ever love，_百度知道
一首男声的英文歌，歌词好像有you ever hard（ard）see，还有i good ever see，还有we good ever love，
提问者采纳
backstreet bys 《treat me
提问者评价
其他类似问题
为您推荐：
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁为什么进不去了_/page1.htm_自拍偷拍图片7se_88色播-在线成人视频权智集团 SP 开发部: XH Luo1.USB 眼DyFail USB 眼Dy： QA1 Inrush Current Test failUSB端Fuse F1（KAB010） ： 插入USB （]有池）的n綦流波形如下：QA2 后改椋 C223 由 100uF
改 10uF， 增加一C77=0.47uF，R147=100K的RC延r 控制USB旱拇蜷_rg，如下D：权智集团 SP 开发部: XH LuoUSB眼Dy Pass5V 2A AC/DC Adaptor InputDC_INTP205DC_INclose to USB connectorRV1 18V/40V/0.2J uF/16V/DNP .1uF 0402TP206TP207TP208 TP209 TP210 TP211 TP212 TP213GND Testpoint on BottomPower Switch and Over Voltage protectVBUS_IN_PROT DC_IN Q6 TG5805 SuperSOT-6 D5 RB051LA-40 17- SH20 P_VMAINTP2165V46 5 2 1R148 100K/DNPC77 0.47uF/16V V_ENC202 1210 47uF/16V++C203 1210 47uF/16VP(7)SHDN_5VR147PBATTR152 7.5K 0402 Q9 NTR4101PT1G SOT-23 3 24.65V3112Q10 R154 100K 0402 NTR4101PT1G SOT-23Fuse at battery side F2（KAB010） rush current ： 插入USB （]有池）的n綦流波形如下：3权智集团 SP 开发部: XH Luo注意： ◆1.USB源路上的大容鸷艽罄ィ斐裳Dy失 ◆2.源切Q路上增加VBUS打_的延rRC路，斐闪硗庖}： 池在低 3.5V~3.7Vr，插入USB后LCDW一下。 y如下： 1.PVMAIN；2：LCD_3V3去掉C77 0.47uF，权智集团 SP 开发部: XH Luo池 3.5Vr_C，插入火牛r，LCD@示不W 1.PVMAIN；2：LCD_3V3池 3.5Vr_C，拔出火牛r，LCD@示不W权智集团 SP 开发部: XH Luo源切Q路上，即使不加RC延r，插入USB池供切Q到USB供r， 憾卸印Ｋ噪源切Q路上不能加RC延r。 ◆ 3.同拥氖请源控制路}，打_wifi源r，LCDW一下 由於打_元件的供r，由於容作用，查g拉低系y供。 Note：所有外路的源_P控制路上，必加RC延r。DCDC_3V3_BB R298 0R/DNP 0603 WiFi_3V3SH25 Q13 TG2101SI SOT-23 2 R276 100K 0402 TP273 R277 P(3) WiFi/BT_PWR_EN 100K
C355 0.1uF 04023Q14 2SK3541T2L VMT31GND1:32.768KHz；2:DCDC_3V3;3：Wifi_3V3;4：RESET_N；2权智集团 SP 开发部: XH Luoadd 100K,0.1uF RC circuit 1:DCDC_3V3;2：Wifi_3V3;3：RESET_N；WiFi Power BlockDCDC_3V3_BB R298 0R/DNP 0603WiFi_3V3SH25 Q13 TG2101SI SOT-23 2 R276 100K 5 0.1uF 0402C352 0.1uF 0402R274 GND TP273 R277 P(3) WiFi/BT_PWR_EN 100K K SK3541T2L VMT3231权智集团 SP 开发部: XH Luo◆◆ FV42 的PMIC DA9053 源管理IC炔坑ROM程序（由PMIC的VDDCORE供） ， 有rC，造成不能_C或PC，必同r拔掉池和火牛才能恢。 因FV42 的位I只有位PIC， 后增加PMIC的位路如下， 通^位PICr同r拉低一下VDDCORE。PMIC ResetVDDCORER61 1R 0603 R59 P(5) PMIC_RST R60 100K 02 13Q19 TG2104ASI2权智集团 SP 开发部: XH LuoQA21.]有 22.5792MHz CPU 不可以_C，但是在待C下P掉 22.5792MHz，p少s 3mA 流，可以正常拘选 ]有 32.768KHz CPU 不可以_C；但_C后 ]有，待C可以正常拘选 _Cr用把 32.768KHz 用短路到地，位信a生后不_C。 ]有 24MHz CPU 不可以_C，待CrP] 24MHZ 晶振。 2.FV42 用 2
DDR3，DDR_Stress_Tester DDR CLK 可以跑到 530~550MHz；JJ07 用 4
DDR3（丫跟 FV42 基本相同）， DDR CLK 可以跑到 460MHz. 3.SW 版本件，睡眠r 24MHz 晶振l率P]，22.5792MHz ]有P。 接了示波器探^量 24MHz 晶振l率r，lFC器容易死C。 4.y量 CPU 的 32.768KHz r，只能用|l模式能y，用示波器探^放上去r 瞬g有l率， 逐u 32.768KHz 的幅度就 0 了，可探^的容效д竦 工作有影。在正常工左模式下y，m然 32.768KHz 的幅度就 0，但系y 能正常工作，可系y工作用的是 24MHz，睡眠拘r用的是 32.768KHz 5.PIC 程序zy到有火牛r，就不管池低zy信是否高低，都能_C。 6.波形y：把 32.768KHz 晶振短路到地，24MHz 晶振]信，不能_C； f明 32.768KHz 低lr使 CPU 炔 ROM \行，再打_高lr 24MHz， 打_高lr 24MHz 后，再 eMMC x取 u-boot ^文件到 CPU RAM \行。 QA2 C修理： 1.不能B接 USB （2pcs）。 返工阻 R56 ]有去掉，去掉后，能M入下d模式，但是不能。 此r Mfgtool 在 Jumping to OS image 出e，@示：更新e`： 0xffff0002 (-65534) - 串口]有信息出。 原因 DDR_VEF（0.75V）的分弘阻 R87 漏打，DDR_VEF
1.5V。 ◆ Mfgtool 能Re出 USB O洌 Freescale i.MX53 USB BulkIO Device，f明 USB 部分]有}；◆串口]有打印信息：Mfgtool劝选跋螺d程序”{到 DDR 冗\行，再初始化串口出信息。串口]有出信息，f明可能 DDR 部分\行不正常。 2.不能B接 USB （1pcs） X不能正_Re USB O Freescale i.MX53 USB BulkIO Device，但是@ 示是未知O洌CPU l幔挥r能正_Re，CPU 不l帷 原因榉倒 add R291 3.3K 阻 0R 阻，USB_OTG_ID _正常 2.5V 鹤 成 USB VBUS
5.0V。 SMT 返工指引， * QA2 SMT不能，PMIC VDDCore 2.5V只有 0.9V权智集团 SP 开发部: XH Luo1,Remove R56 拉低了看T狗出信榈碗平，即拉低了位信息，不能。（QA1 ]有 此阻） 位信低平，位Br，iMx53 CPU 32.768KHz有起振，24MHz晶振 不起振 2,Change Q19 to NMOS TG2104ASI.36- Q19 用成了P-MOS，拉低了VDDcore 2.5V 0.9V （ （QA1 ]有此路，此路 用 PMICl生死Cr，位PICr通^拉低VDDcore 2.5V到地位PMIC） 3，Remove R38 能程序后，但_C在SII logo面r死C，可能Audio codec用的 22.5792MHz SYS_MCLK_3V3 M^R38 后，又入o了CPU的GPIO_0 _（QA1 ]有此 阻） 4.add R291 3.3K 能_CM自z后，但是B接USBrX]有出USB移颖P。（此阻QA2 去 掉） 去掉R291，能M下d模式用USB程序，但是用裟Ｊ较]zy到USB移 P。DC_INU1G F14 G14 USB_OTG_DP USB_OTG_DN USB_OTG_VBUS USB_OTG_ID USB_OTG_RREFEXT USB_OTG_GPANAIO B19 A19 E15 C16 D16 F15 USB_OTG_DP USB_OTG_DN USB_OTG_VBUS USB_OTG_ID R285 6.04K 1%C99 1uF/16V 0603R284 100R 0603R291 3.3K 0402USB_OTG_VDDA25 USB_OTG_VDDA33i.MX53 USBF13 G13 USB_H1_VDDA25 USB_H1_VDDA33 USB_H1_RREFEXT USB_H1_GPANAIO MCIMX535DVV1C USB_H1_DP USB_H1_DN USB_H1_VBUS A17 B17 D15 B16 A16 R286 6.04K 1%R292 3.3K 04025.能不能_CDear SM Mei: FV42 QA2 目前有 3pcs 能不能_C的主板，需要你那忙分析，CF象如下： 1pcs （103#）每次能，但每次都不能_C。DDR_Stress_Test 能跑到 535MHz。 _ C r 有 x 取 了 eMMC
， DDR 地 址
（ 一 直 低
平 ） ， SYS_ON_OFF_CTL ]有高平，串口]有信息出怼 2pcs （146#，21#） 能，但不能_C （有r候能正常_C，有r候跑到 logo r死C） 。 DDR_Stress_Test 能跑到 550MHz。 _Cr有x取了 eMMC DDR 地址有fail r SYS_ON_OFF_CTL 有r候高 平，有r]有高平，串口]有信息出怼权智集团 SP 开发部: XH Luo1)忙z查 FV42 件 DDR 配置跟 DDR_Stress_Test 的配置。 2)QA1.5 有一台C，每次能，但每次都不能_C，lF是 Keyboard controller 的 I2C x取不正常 （焊） 。一下_C^程中件需z查哪些功能？能否提供一_C流程。 2012 年 8 月 31 日 下午 12:28 Dear XH Luo, Donny, &&&&& QA2 的两块坏板： &&&&& 1. 其中有一块板有机会启动成功，我试到过几次。 &&&&& 2. 检查了DDR的配置。 u-boot中的DDR配置有几个参数与 MX53_TO2_DDR3_LCB_SMD_ARDb.inc里有几个地 方 不一样。我将uboot里的DDR配置改成与MX53_TO2_DDR3_LCB_SMD_ARDb.inc里 一样， 然后烧录到一块坏板和一个好机器中。坏板仍然 不能启动，之前可以启 动的机器仍 正常启动。 用mfgtools烧写，也有一个预置的u-boot(与FV40 使用的相同)用于初始USB烧写 时 的DDR，这之后才将需要的IMAGE加载到DDR里。应该可以说：只要机器能够正 常烧 写，就说明u-boot里的DDR配置是可以使用的。 所以我觉得这两块坏板启动不了可能与DDR的关系不大。以上是我的分析。目前对这两块 板我想不到更多的事情可以测试。 &&&&& Best Regards' &&&&& smmei 于 2012 年 08 月 31 日 15:57, dgnrdm-xh luo 写道: &&&& Dear SM： &&&& 一_始x取eMMC中的 u-boot，是不是{到CPU炔RAM中\行，M行 配置 DDR 等？ _Cr能y到eMMC CLK信，lFeMMC CLKl率有化，最_始的 s 400KHz........最後 50MHz， 但是有r]y到DDR的信，f明程序]{到DDR冗\行 就出e了，CPU在配置 CLK l到最高l率r，x取eMMC鲥e等？可否降低 CPU系yl率 或者 eMMC CLK l率 y下？或者z查一下CPUl率的配置 Dear XH Luo, &&& 是的。CPU上电后，去eMMC中读取u-boot头部的一些数据DCD,这些DCD数据用来配 &&& 置 CPU的IO和DDR controller。 &&& 嗯，你的分析很正确。这得想个办法跟踪到CPU内部BOOT ROM的行为才行。我再 &&& 检 查一下DCD中对CPU各IO pin的配置。 9/13/ PM, spd-xyxu wrote: &&&&&& hi XHLuo &&&&&& 附件uboot为降emmc clock为之前一半,之前是 40M 这个是 20M （y是不能_C）通^大量的y波形分析，能不能_C的C子]有正常x取eMMC的boot程权智集团 SP 开发部: XH Luo序。 9.13
分析出： 能，不能_CINT的C子，把eMMC CLK串阻 10R改 36R就OK， （改 91R也OK，好C子也是）Hi XY Xu, We found out the problem now. And it is probably not related to the clock frequency. But related to the setup time of eMMC clock. We tried and increase the damping resistor of the eMMC clock, which means we delay the clock signal, and increase the setup time of the clock. Then these units can bootup now. So, can you please help and check if there is anything in the bootloader that setup the timing of the eMMC clock? I found on an errata, that iMX53 has a problem with eSDHCv3 on eSDHC3 port ... Please refer to ENGcm12290. But this problem should only occur on SD mode, not eMMC mode. We also find out, when doing MFGTOOL, the eMMC clock is first running at around 3xxkHz. then run at 50MHz when doing partition and programming. But when our unit is in running mode, it runs at 40MHz only during bootup. So, maybe the eMMC clock settings is different in our bootloader or Freescale reference bootloader. Best Regards, Donny ChiuDear Donny, Jason, 我检查了MX53 开机的eFUSE配置，CPU内部的eFUSE配置是我们在用Mfgtools烧写的 时候设置的。我们配置的是模式是： Boot From eFUSE -& eMMC(BOOT_CFG2[7:5]=110, 8-bit DDR mode) 之前我们的u-boot里对eMMC的操作也是使用DDR mode，但XY Xu发现使用这种模式 可能会造成eMMC操作不正常(在一台机器上发现)。目前我们内核里对eMMC的操作使 用的非DDR mode。 DDR mode在clk的上升沿和下降沿都采样数据，对clk要求较高。这样看来跟我们目 前碰到的现象有点关系。 Y果：eFUSEreMMC模式的配置有}。权智集团 SP 开发部: XH LuoCPU上\行流程: 1) 上，RESET信l出 2）CPU炔ROM的程序\行，z查boot_mode模式配置，是M入USB下d模式 是 其它模式。BOOT_MODE [1] 0 BOOT_MODE [0] 0 Boot Type Internal Boot (Development) FSL Test Mode Boot from fuses Serial Downloader Boot Details Execute ROM code. A fallback to ALL modes, on error exception: USB, UART boot. If BT_FUSE_SEL=0, GPIO boot pins will be sampled. Freescale Test Mode, special mode reserved for device testing. Like 00, but boot fuses will be always used, if BT_FUSE_SEL=1 Like 11, but boot fuses will be always used, if BT_FUSE_SEL=0 Load and execute code, via serial devices: ?USB (high-speed, non-stream, bulk mode) ?UART0 1 11 0 1下d工具件MFGTool下d方法:通^PC USB先下d一用於下d的u-Boot到DDR 绦校u-boot程序把整需的程序eMMC中去。 如果把下du-boot用一正常的u-boot代替， c粝螺d_始r就M入跑正常程 序到用舢面。 3）如果eFUSE配置成eMMC樱eMMC中读取u-boot头部的一些数据DCD{掉CPU炔RAM绦校美磁渲 CPU的IO和DDR controller。4）然後把u-Boot和整程序掉到DDR冗\行。 QA1 1.FV42 池茸++插^插入connector的接|阻=~140 毫W 2._C到企ZC，重绦OK 3.池只有 2.9Vr，插入USB程序r一直出e，更新e`： 0xffff0002 (-65534) - 。用 3.9V池，就OK 4.r出e，MFGtool提示Jumping to OS image --更新e`： 0x100 (256) -(原因是插入了SD card） 5.r出e，MFGtool提示：Jumping to OS image 更新e`： 0xffffffea (-22) (原因是]有DCDC 3.3V） 6.QA1.5 1pc能，但一次都不跑。eMMC已\行一段， SYS_ON_OFF_CTL,DCDC 3.3V已起恚lFI2C2_SCL最後榈碗平； lFC的keyboard IC]有焊好。 ylF *嚅_PMIC的I2C，不能_C； *嚅_keyboard的I2C，不能_C； *嚅_audio codec，touch panel的I2C可以_C。 *嚅_keyboard，audio codec，touch panel的I2C用下d可以。 *嚅_keyboard的I2C，B上正常USB，正常_C舆M入下d模式，不能 ，_C流停在 420mA，Mfgtool@示更新e`： 0xffff0002 (-65534) -， 串口]有出信息。 *嚅_keyboard的源不能_C，_C流停在 420mA, 串口]有出信息。权智集团 SP 开发部: XH Luo7._C^程中PIC需zy到 SYS_ON_OFF_CTL楦唠平，才３DCDC3V3， 否tDCDC3V3 P]。 8._Cr，把DDR3 A6 短路到地eMMC DAT0 依f有SYS_ON_OFF_CTL依f 高，DCDC3.3V正常，f明_Crx取boot程序r]用到DDR3。由CPUx取到 CPU 炔康RAM中\行boot，初始化后，出串口信息，再把整程序拷到 DDR\行? 9.M入下d模式中，eMMC DAT0 先]有l出。Mfgtool@示 Jumping to OS image.r已初始化了串口，有出信息。 如果把DDR3 A6 短路到地，能M入下d模式，c_始后，Mfgtool@示更新e `： 0xffff0002 (-65534) -，串口]有出信息。 f明下dr，Mfgtool严螺d程序先掉到DDR中\行，才能初始化，l出串口 信息 10.客敉嘶匾惶C，不能_C，如果插入正常USB，每次位_C都M入 了下d模式，Mfgtool都@示Freescale i.MX53 USB BulkIO Device，但是下d 到Jumping to OS image.就停止不印＃ㄟBUSB下d也一樱 示波器y，插入正常USB位_Cr eMMC DAT0 跟正常C一佑幸淮 l出( 注：CPU恿鞒蹋是CPU位，CPU炔康ROM程序\ 行，z查boot模式配置是M入下d模式是正常_C模式，如果正常_C，就 eMMCx取boot程序bd到CPU炔康RAM\行，boot程序初始化DDR等，然後把 整u-bootx取到DDR冗\行，然後出串口信息，^mbd程序）， 此C可能是程序x取到CPU RAM后，不能正常\行，CPU做eMMC]有 以M去了下d模式。 （SMT打的空白eMMC，第一次下dr不用USB下d也能M入下d模式下d） BUSB下d，位_Cr eMMC DAT0 ]有l出，也不能下d。c_始 后，Mfgtool@示更新e`： 0xffff0002 (-65534) -，串口]有出信息。 此台C可能eMMCx取} 。 C：B上正常USB，把eMMC CLK短路到地，位_C，eMMC DAT0 ]有l 出，Mfgtool@示C子M入了下d模式。把eMMC DAT0 短到地也是一樱ｉ_ CM入下d模式。 但是c_始下d， Mfgtool停在Jumping to OS image. 串口有信息出，出e 在 i2c_addr:trigger start fail(81) ***I2C1_SDA = hight*** i2c_addr:trigger start fail(81) [I2C-DA9053]write i2c fail da9052_i2c_is_connected - i2c write failed.. C： 把eMMC DAT0 短到地，B接USB下d，如下： （B正常USB也一樱X@示Freescale i.MX53 USB BulkIO Device） Mfgtool在Jumping to OS image 出e，更新e`： 0xffffffea (-22) 串口有信息出，出e在：权智集团 SP 开发部: XH Luoitem node type UTP: UTP:= 'mmcblk0' = /dev/mmcblk0 = block running utp_mk_devnode(block,mmcblk0,/dev/mmcblk0,0x6000) sending Non-success FV40 QA0 and QA1.5 eye diagram and inrush current test USB 眼Dy，浪yfail。Dear All, && && Attached are FV40 QA0 and QA1.5 eye diagram and inrush current test. && && 1. QA1 and QA1.5 are passed on eye diagram test (including R49 and C94) && 2. QA1 is passed on inrush current test (including R49 and C94) && 3. QA1.5 is passed on inrush current test (including R49 and C94; Trial && 1) && 4. QA1.5 is failed on inrush current test (below are the test condition) && Trial 2 and Trial 4 (including R49 and without C94) && Trial 5 and Trial 7 (without R49 and C94) && && Trial x should be refer to the report and the report is very large and I && can share the report to you next week. && && However, I am afraid that R49 and C94 are replaced by FB21 on QA2. Maybe && it will be failed on the inrush current test. && && Dear W Fan, && Therefore, is it necessary to keep the solder pad of R49 and C94?Hi Gary, We just did a test, add C77(0.47uF), change R147 to 100K, and remove C233(10uF), the inrush current of USB become very very little. Note：源上的容，源的_P控制等容易引起上r的浪ァ Best Regards, Nick Fan(范)QA1： EMI Fail：zy： yl件：跑ly件（主l跑 1GHz）+播放音 火牛+耳C+成品C Fail权智集团 SP 开发部: XH Luo成品C Fail 去掉LCD 板，光主板 EMI ok， 主板+ 耳C OK （f明耳C部份EMI不大） 主板+ 火牛 Fail f明EMI主要火牛 和 LCD板部分出怼 （EMIy分析要先找到EMIl出的部位） 0704 日 沃特y所 lF去掉LCD 板，光主板的 EMI 都跟在zy的不一樱200MHzl率中心整w抬 高了。 0706 日 zylF 去掉LCD 板，光主板+耳C EMI ok，即 200MHzl率中心整w抬 高是audio codec的喇叭（D功放）引起的， 去掉喇叭，或在speaker信上加bead OK。 y分析EMI主要碜 3 部份： 1.LCD CLK 29.4MHz的倍ll出的 88.5MHz,383,442 等的 改善：主板上串 22R+BLM15HB121SN1D ，LCD板CLK加 22pF容 2.Speakerl出的 200MHz橹行牡恼w抬高 改善： 串bead MPZAT 3.USBl出的 200MHz橹行牡恼w抬高 改善：1）去掉USB屏蔽地上接的 100R阻和 0.1uF容，改接bead MPZAT 2）USB cable上需加磁h 注：根枰种频EMIl率，Beadxr需注意l率和阻抗曲Q 0719 沃特 FV42 新的磁h的USB cable做EMIy。 水平方向]有}， 垂直方向，在 37MHz橹行 整w抬高，可能榛鹋}。具wEMIy蟾 Ρy：去掉一些bead FB22,FB24,FB25;FB6,FB7,FB8,^e不是很明@， EMI主要通^CLK 和的部位l出，@些源上的bead作用不明@，可以不需要用。权智集团 SP 开发部: XH Luo0917 沃特 把LCD CLK 29.2MHz 改 29.9MHz，ylF 228MHzl率]有改，f明@不是LCD CLK 出淼妮射1008 沃特 1#C，2#CylFEMI 都很差，跟之前都不一樱缦D：权智集团 SP 开发部: XH Luo1#C跟QA2.1 的 3#C交QLCD后，都OK。 1008 沃特ylF原因 LCD跟主板dampB接接地的螺z]有扭o，使主板跟LCD板的接地不好。 可 如果]有 DSB接LCD和主板地，FPC的 11 地pin不能M足要求。 接地不好EMI影很大。睡眠拘rLCDWq}。 _CINT。F象：能，有rINT。有r能_C，INT。 CDDR_test能跑到clock 550MHz y量 赫＃r信正常。 y^ power -on sequence，看不出} y量eMMC 信，有x取^s 100mS的螅CLK榈碗平， f明已位成功，CPU_始x取程序u-boot，但是]有正常跑起,串口]有打印信息出 怼 有r有打印信息出恚@示“ Verifying Checksum ... Bad Data CRC”后不\行。 有r到 failed.....” Jumping to OS image出e，串口@示“da9052_i2c_is_connected - i2c write权智集团 SP 开发部: XH Luo找QA0 跟QA1 的差e： JTAG_nTRST 上QA1 加了 1000pF容，去掉也一樱话JTAG_nTRST用子短路到地，B下d模 式都找不到；正常模式也不跑，_子后才_始跑。 eMMC data，CLK QA1 串 10R阻，QA0 0R07.30： hi xy xu: 关于问题 1. 我@有一台_C INT 的 QA1 C子，了 0723 版本的程序，b池_C十 次 都 OK。 再回 QA1 0614 程序，_C 20 次有 7 次不能_C。 你那的 2 K_C INT 的板，你用新程序y下，是否也是@? Best regards! SP-EE:_小宏 hi xhluo 我们这边开机INT的板 用新程序测试装电池按键开机测试 也每次能起来 另外一台是烧录INT, 这个烧新程序也烧不进去的Tks & Best Regards_CINT QA2，QA2.1 有好_能不能跑C子 把 eMMC CLK的串阻 10R改樽钌 36R后OK， 最後是件在eFUSEr把eMMC幽Ｊ脚渲贸DDR模式的}（DDR模式在 CLK上升和下降沿都要x取容|摸屏o功能 INTF象： *|摸不`敏。有r候上半部分^域有功能，下半部分]有，有r左有，右]有等等。 *跟e的C子交Q一下|摸屏，都OK。 *有的重b一下 OK。 原因：|摸屏需要校省 容|摸屏容易受到h境的影， 容|摸屏跟LCDb配一起后，出S前供桃呀M行^校剩 但b上成品C后，h境影已改，需Τ善CM行重新校省权智集团 SP 开发部: XH Luo（寄了 2 _成品Co天Rτ绊因素重新校剩 在自z菜渭恿诵y，件τ|摸屏校后，OK。（容屏樾辛呙瑁幌耠阻屏一有c校剩PMIC PMIC PMIC PMICDA9053 DA9053 DA9053 DA9053不能充 （PMIC}） 充不M，煲C 6 小r后只充到 3.9V（PMIC}） 池低汉螅ㄐ§ 2.8V）不能充 （PMIC}） D+，D-判} （USB 插^插入rVBUS ，GND pin比D+，D-要先接|connector，PMIC聿患zy到D+，D-short功能）PMIC DA9053 PC流大 4mA，5mA更Q 2pcs PMIC，有一KOK，另外一K依f 4mA。Hi Donny, 1. 在u-boot中会 &清除R62 的CHG_USB_ILIM, 设置ISET_BUCK为 500mA(0x7)& 但最新 6.26 发布的BSP没有做这个设置, 使用最新BSP测试即可. 2. 检测到AC/USB插入后, 驱动里会设置R65(ICHG_BAT)为 900/90mA. 你的意思是这 个设 置也是不需要的? 那da9053 会切换到哪个充电电流呢? 3. 我不太理解下面的描述, 这样的USB插入时会造成什么影响? & But I find a problem with the USB cable, & some cable has big impedance, and when charge with large current, & DA9053 detect a big voltage drop .. then switch back to 500mA. & The USB cable in SZ may have this problem.Hi SM Mei, 1. OK .. I see. 2. Maybe it is no need, seems DA9053 can switch automatically. But I don't know yet. I want to try if we don't change anything in software and see if it can change automatically. Supposedly, DA9053 should change this automatically, and no need software to control. 3. Oh sorry .... let me try and explain more details. Some USB cable is using very thin wires, so it has some cable impedance. When a large current go through it, it will has voltage drop. In QA0 and QA1, we bought some USB cable to use from a supplier, this cable can only use for 500mA only. When I try using this cable and AC adapter with QA1.5 unit, DA9053 will first detect it is Adapter, and driver detect it and set to 900mA. But then, because there is a big voltage drop in the cable, the USB input is drop down to 4.6V or even lower, and DA9053 seems to detect this problem. It then automatically set R01 bit 7 to 0, and switch current to 500mA.权智集团 SP 开发部: XH LuoI have some USB cable with thicker wires, which can support 1.8A. If I use that cable, the voltage didn't drop as much in the cable, so USB input can detect around 4.7V. DA9053 will still allow to charge using large current. I also have a USB cable that is very thick, and no D+/D- wires. It is for charging only, but it has internal D+/D- short. If I use this cable, USB input can detect up to 4.8V, and allow charging use large current too!!! I also use this USB charging cable to trick DA9053, and connect it to PC, and see what current it charges at. And seems my PC only limit 500mA output, and DA9053 also detect this too. And it doesn't allow large current charging even if I have D+/D- short. It will switch back to 500mA. Best Regards, Donny Chiu位后LCD@示不正常（色偏淡）1,5#C 短路R303，即LCD_3V3 直接B接DCDC_3V3_BB，池+火牛 y十次]有lFLCDl 白，不短路，次就能lFLCDl白F象 位rLCD_3V3，LCD 有r@示白屏嚅_|摸屏，位rLCD_3V3，插火牛+池 位 20 次]有lF白屏权智集团 SP 开发部: XH Luo位r延LPC再_C的rg，LCD_3V3， 池+插入火牛 位多次有lF白屏F象 H用池 位 20 次]有lF白屏，]有lF位不能_C 延LPCrg，能解Q位有r不能_C}，但池+火牛 位有l白F象。 LCD_3V3 的 1.7V橛|摸屏的I2C的高平 3.3V引起， 把I2C的上拉阻由VLDO3_3V3 改LCD_3V3 即OK。 嚅_|摸屏的I2C3_SCL，I2C3_SDA，LCD_3V3 _㈦赫 1:LCD_3V3;2：CPU端I2C3_SDA权智集团 SP 开发部: XH Luo3.把|摸屏的I2C上拉阻接到LCD_3V3，位_CrLCD_3V3 赫_C次或多次位才能_C权智集团 SP 开发部: XH Luo每次位喇叭有常r 就不能_C,再位第二次就可以_C。 第一次位不_C，但是DA9053 的源都已打_，第二次位就_C。 第一次位_Cr，池合陆岛艽螅е孪到y不_C。 去掉audio Codec的Audio_VDD,VDD_SPK壕涂梢蚤_C，f明codec_C后打_]P]，位 r 把源拉低。 不去掉，位_CrPIC程序l 2 次位信可以正常_C， 位后LCD@示色也正常。 Dear Kawamura san, Let me try and explain to you more details here. Originally, the CODEC maker suggested us to reset CODEC at the same time as reset system. But during system reset, CPU has no way to control CODEC reset. And there is no reset pin for the CODEC. The only way is to send reset command via I2C. Therefore, our original idea is, the PIC will also connect CODEC via I2C. In normal time, PIC will not drive the I2C lines. Only after PIC reset, it will shutdown PMIC, CPU, disable the 3.3V to disable the peripherals, and reset the CODEC via command. Then restart the bootup sequence again to turn on the system. This seems to help on the noise, but it still draws some current and still cause LCD to become blur. You may find it strange, why when reset the system, the whole system is power off then power ON again. This is because, originally the battery is not removable. The original Freescale reference design only reset iMX53. But we find out, there are some rare occasion, the PMIC will hangup, and there is no way to reset the system unless the system is removed from power source. Therefore, we changed the reference design, and use a MCU to take care of the reset. When reset button is pressed, it actually reset the PIC MCU. PIC has a method to know, whether it is startup by power ON, or startup by reset. We make the PIC program such that, if startup by power ON, the system is kept at OFF state. But if detected startup by reset, that means it is cause by reset button, and the system will hard reset the PMIC and CPU and all the peripherals. This way, we can reset everything in the system without removing the battery. Anyway, back to the LCD blur and speaker strange sound topic. We studied and try another method today. P_VMAIN is always ON in the system, but there are time that the CODEC internal core will have no power. This will cause problem. Therefore, we tried and cut the speaker power of the CODEC from P_VMAIN when we disable the peripherals power.权智集团 SP 开发部: XH LuoThis can prevent the strange sound, prevent the sudden large current, and prevent the LCD to have blur. And we don't have to use PIC to reset the CODEC, because that method is not good. Therefore, we will change the design for QA2, we will add a MOSFET and have additional line from the PIC to control this MOSFET. This should solve the problem of LCD blur and strange speaker sound when reset. Best Regards, Donny Chiu**后y位有r不能_C不是由codec引起，是由於位rP嚯源的rg太短。位r 延LPCrg 1S到 2S，能解Q位有r不能_C}位_C喇叭有s音 POP。在_C以後，按I音是用codec 喇叭l出的，所以_C以後喇叭m然]有音，但是codec 的喇叭功能一直打_的，Sr存Il出音。所以位r喇叭POP音l出方法 1：增加一控制路，位r把喇叭的源先嚅_方法 2：位r，P掉源之前，PIC通^I2C向codec位命令，P掉codec 。煲C死C 100%（煲C 2~3 小r后死C）都是死C在LCDy面，90%{屏面，一些G屏面，2 _彩色D片面 件分析殪Cyr却]有放，е却嬖接迷叫。钺崴C。 件改善后，有lF 3 台煲C死C，拿回k公室y跑ly件小r后也死C，待分 析。QA1 DDR Stress test1# DDR clock 540MHz 2# DDR clock 550MHz权智集团 SP 开发部: XH LuoQA1：LCD o@示1pc* 能eMMC，串口有打印信息* 有r候出e，***I2C1_SDA = hight*** 用示波器探^yI2C1_SCL波形r 就不霈Ffail * y量海д裥盘正常 * 位_Cr 已有y量到eMMCㄐ危f明CPU已_始\行eMMCx取谴]有打印 信息出恚f明u-boot]正常跑起 da9052_i2c_is_connected failed-i2c write failed，◆ QA0 _l板上接上iMX53 跟PIC的UART2 串口，ro法M入模 式。因PIC上后就M入睡眠模式， PICM入睡眠之前l送了一串oiMX53，更改PIC程序OK。◆ 用DDR_Stress_Tester_for MX51_MX53 件yDDRr（通^串口y），如 果QA0 _l板的micro USB供是B接到X的PC供，DDR_Stress_Testery r就鲥e，用火牛供可以y。 ◆ QA0 _l板Micro USB接上Xr，搞的X老是死C重嚅_PMIC的 D+，D-r就]@}。Hi SM Mei, 另外有个问题，在QA1 电路中，火牛检测不是直接接到iMX53 的GPIO的，是先接到PIC的 一个中断引脚，再由PIC的RA7 连接到Adatp_DET(iMX53 的J3)。之所以要这样接，是因为 QA0 时我们发现在由电池供电未开机未插入火牛时，Adatp_DET已经被iMX53 的J3 脚拉低 了，PIC检测不到火牛插入的动作，而DA9053 检测到有火牛，供电给系统了，但PIC不能 相应执行插火牛开机的动作。 按QA0 的电路，插入火牛后Adatp_DET为Low，拔出火牛后Adatp_DET为High。在QA1, 由 PIC的RA7 脚来通知iMX53 火牛是否插入，我想改为插入火牛为High,拔出火牛后为Low， 与QA0 时相反，因为关机后无火牛时，RA7 输出High Level至未供电CPU的GPIO会有较大 漏电流。请在QA1 的Andriod程序中作相应更改。 另外对于同时存在火牛与电池的情况，我发现Andriod关机后会马上重启，我问过Donny， 这是DA9053 检测到有火牛就会开机充电。 所以对于关机动作，PIC会增加对火牛的判断，PIC确认SYS_ON_OFF_CTL==0 后,同时还 会检查是否有火牛供电，若有火牛供电，PIC将不作任何动作。若没有火牛，PIC将关闭 DCDC3V3，而DA9053 还是由Andriod去关(Donny听Dialog的FAE说用ShutDown引脚关闭 DA9053 可能有风险)。 Best Regards, Nick Fan(范)权智集团 SP 开发部: XH Luo-------FV42 池插上，PMIC不能充 用HS08 的池插上可以充 Dear Donny： 去掉池上 NTC K的容，插上池可以充了。 （PMIC 是通^向 NTC pin l出高平脉n信z查池}，容有影z查 y）Best regards! SP-EE:_小宏 Ext:3251寄件者: Donny Chiu 日期: 2012 年 5 月 25 日 上午 10:00 收件者: dgnrdm-xh luo 副本: DGNSNP-W Fan 范 ; Gary C Li SNP-L 主旨: Re: FV42 池充Hi XH Luo, Dialog had mentioned about this before too. Our battery has a capacitor parallel to the NTC. Please try and take the battery apart, remove the capacitor and try again. It seems, PMIC only output a very very small current to detect the NTC. But if there is a capacitor, the current all goes to the capacitor, and PMIC may think there is an error and don't allow charging. If removed capacitor and become OK, let me know. Because Dialog can change a setting inside PMIC to allow capacitor with NTC. Maybe to set higher current, or to disable the timeout or something. Best Regards, Donny ChiuAssistant Technical Manager RDE - Strategic Product DivisionGroup Sense Limited6th Floor, Building 9, 5 Science Park West Avenue,权智集团 SP 开发部: XH LuoHong Kong Science Park, Shatin, New Territories, Hong Kong Tel: (852)
Direct Line: (852) Fax: (825)
China Tel: (-6828 ext. 3251 China Mobile: 135- Japan Mobile: (090) On
9:50, dgnrdm-xh luo wrote: Dear Donny &WFan& Gary： 今天用之前 TWS 池悠泛干弦池插^，插入到 FV40 的_l板上， PMIC 不能充，再用w毛腿的池，也不能充，F象如下： USB 火牛 5V，池 3.78V，插入池 connector F2 哼是 3.78V， VDDOUT 3.99V，池上串的流表流 0，量 NTC Φ仉阻有 10K。 用 TTO 的池：池 3.74V，插入池 connector F2
4.18V， VDDOUT 4.43V，池上串的流表流-550mA，量 NTC Φ仉阻有 10.3K。用 FV42 的池 PMIC 好像]有打_充功能，忙z查。 lF用Mfgtool r，如果插入SD card ，就提示出e。-------PMIC DA9053 }：权智集团 SP 开发部: XH Luo1. DC in port充 不能^分D+ D-是否short}，客粢PC USB充 500mA,火牛充 1A。 PMIC 可以根D+，D-是否short砼嗍怯玫PC，是火牛 但用DC in port充 不管D+ D-是否short}，都是 1A充， 后砀挠VBUS端口，y如下：第一次悠 _COK _COK _COK，充 1A 第二次悠 _COK _COK _COK， D+D- open充 400~500mA D+D- short充 1000mA DCIN DCIN+ Battery _COK _COK，充 1A _COK _COK，充 1A 第三次悠 不能_C _COK _COK，不充，池流 r正r，f明需向外供。 即Vbus端口提供流不足系y
_COK _COK，充 1AVBUS Battery VBUS+ Battery悠^e: 第一次悠罚PMIC的OTPGSL定制程序 第二次悠罚PMIC的OTPGSL定制程序 第三次悠罚PMIC的OTP橥ㄓ贸绦PMIC同r有池和火牛存在的情r下，不能P掉PMIC的源。即PC后P掉PMIC的所有海PMICzy到有池和火牛，PC^一段rg又打_了 所有源，@r候系y又匦印 @是PMIC的O置就是如此。------LCD standby currenty，LCD VDD_3V3 工作流 75~120mA，把LCD STBYB pin拉低，standby流s 75mA，]有normal流，standby流怠＃权智集团 SP 开发部: XH Luo* DDR1.5V（加CPU部份）待C流y：背光CPU VDDGP~0.95Vr，DDR1.5V（加CPU部份） 流~56mA，有r死C，可能是y}，串了流表在 400mA流nr，流表航 DDR1.5V拉到 1.39V，用 10A流n不汀 工作流：98~220mA CPU VDDGP~0.85Vr，耸具M入stop mode，DDR1.5V（加CPU部份）流~9mA， ? Mstop modet粒CPU VDDGP~0.85V，有r候M入不了standby modeTC35894XBG ：keyboard controller Min1.62V,typ1.8/3.3V,Max3.6V Wifi module:min2.3V,type3.3V, max3.6Vboard support package (BSP)i.MX53 software developer’s kit (SDK)DVC (Dynamic voltage control)---FV40 串口@示信息----------------------------OBDS_test_guide.txt：Test Ethernet in U-boot: Press &power-ON& in the PCB. U-boot will count for 3 seconds, before the countdown press &ENTER& go to command line, then input &ping 192.168.40.50& see whether it is alive.FV40 OBDS test guide: 1. DDR RAM test & keyboard test & PIC test & PMIC test & wm8960 audio codec test: auto run,need not to be controled by user. The result will display at the end of test. 2. GPIO test: LEDs will blank one-by-one. If it can blank, press&Y& otherwise press &N&. The result will display at the end of test.权智集团 SP 开发部: XH Luo3. LCD display test: 1. select Tianma LCD by press &2& 2. a image dispays text freescale that will display at the LCD. If the image can be seen, press &Y& otherwise press &N&. 4. Touch pannel test: 1. Touch the touch screen the X,Y point will display at UART. If don't touch the touch screen, both X,Y should be zero. 2. press &Q& to the next testDownload &Obds& On-Board-Diagnostic-Suite (OBDS)Power on the FV40 Board, Click &Enter& Key as soon. UART display the U-BOOTe. Inputcommand “Loady”权智集团 SP 开发部: XH Luof. Choose your obds data in the follow, and Y moderng. Then choose the &传送& Menu,after finish the &obds&send.(if run the obds once, you can input “go ”，start OBDS run) OBDS魉HHbd在却嬷校匦逻\行后需重新bd，可把ODBS用命令保存 到eMMC中， Auto run from eMMC after finish the &obds&send. a. Input &mmc write 1 ${loadaddr} 0x800 0x2000&+enter Key b. Input &setenv bootcmd 'mmc read 1 ${loadaddr} 0x800 0x2000; go ; &+enter key c. Input &save&+enter key权智集团 SP 开发部: XH Luo----------------DDR stress test:1,用串口线连接 HS13 主板与 PC，将开关 SW1 调为 3，4 为 ON，SW2 调整为全 OFF 后打 开电源（即在下d模式y）。注意若串口号不为 1，要在 DDR_Test.bat 中修改。 2 ， 在 PC 上 打 开 CMD 界 面 。 根 据 DDDR_Test.bat‖ 所 在 路 径 ， 比 如 说 为 DD:\Project\HS13\Components\CPU\iMX53\DDR_Stress_Tester_for MX51_MX53‖ 则I入DD:‖，回车，再I入Dcd+space‖再将上述完整路径 copy 到 CMD 命令行中。3，在新的地址后面输入DDDR_Test‖ (注意Dbat‖不用输)后回车。 4，根据提示I入 0 选择 128MB。5，根据提示I入 2 选择 Two Chip Select。（FV42 是 1 M芯片M，x One Chip Select） 下一步片x信如果是 CS0，即x type 0 for CSD0 6，根据提示I入 y 开始 DDR Stress 测试。 7，根据提示I入 400 选择测试起始频率为 400MHz。测试完毕，结果如下图：权智集团 SP 开发部: XH Luo(HS13
DDR3，可以y， FV40
DDR3，y件不支持） （後戆lF FV40 可以y，在yr不能用 USB
PC 供，用池或火牛供可以y，）-----------------------HS13 Jumper settings:Boot mode DIP switch settings:4 BOOT_MODE [1] 0 3 BOOT_MODE [0] 0 Boot Type Internal Boot (Development) FSL Test Mode Boot from fuses Serial Downloader Boot Details Execute ROM code. A fallback to ALL modes, on error exception: USB, UART boot. If BT_FUSE_SEL=0, GPIO boot pins will be sampled. Freescale Test Mode, special mode reserved for device testing. Like 00, but boot fuses will be always used, if BT_FUSE_SEL=1 Like 11, but boot fuses will be always used, if BT_FUSE_SEL=0 Load and execute code, via serial devices: ?USB (high-speed, non-stream, bulk mode) ?UARTSW20 1 11 0 1Boot modeSwitch SW2 SW18765CFG1_4 (EIM_A19) CFG3_2 (EIM_DA9)4CFG1_3 (EIM_A18)3CFG2_7 (EIM_EB0)2CFG2_6 (EIM_EB1) NA1CFG2_5 (EIM_DA0) EIM_DA11 (RECOVERY_MOD E_SW)PATA_CS_0 CFG1_6 CFG1_5 (DEVELOP_M (EIM_A21) (EIM_A2 ODE_SW) 0) CFG3_5 CFG3_4 CFG3_3 (EIM_DA6) (EIM_DA7) (EIM_DA 8)BOOT_MO BOOT_MODE DE1 0Serial Downlo ader SD bootSW2 SW1 SW20 0 00 0 10 0 00 0 Fast boot: 0 C regular0 1 00 1 00 0 00 0 Bus Width: 0 C 1-bit权智集团 SP 开发部: XH Luo1 SW1 SW2 0 0 0 1 0 1Cfast 0 0 0 Bust Width: 000 C 1-bit 001 C 4-bit 010 C 8-bit 01 C 4-bit 0Boot eMMC 0 Fast Boot: 0 C regular 1 C fast boot101 C 4-bit DDR (MMC 4.4) SW1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0 110 C 8-bit DDR (MMC 4.4) 0 0 0 0 0 0 0 0 0HDBOOT_MODE[1:0] = 0b00 ：Internal Boot（development） BOOT_MODE[1:0] = 0b010 ：Boot from Fuses BOOT_MODE[1:0] = 0b011 ：Serial downloader mode boot mode 配置成eMMC樱凫炔幽ＪInternal Boot (BOOT_MODE[1:0] = 0b00)的一N，根GPIO的配置xboot device， If any error occurs during internal boot, the boot code jumps to the Serial Downloader， ◆y：把boot mode 配置成eMMC樱描子把eMMC信短路，_CrM入到了下d 模式 ◆y：先把boot mode 配置成eMMC樱侔BOOT_MODE[1:0] = 0b10，_CrM入到 了下d模式如果 boot mode 配置成 eMMC 樱怯植迳有程序的 SD card，不管 boot mode 是配置成 eMMC，是 SD 樱际先 SD 卡樱 （是否因 SD card 用的 SD1 接口，eMMC 用的是 SD3 接口，SD1 接口先？）权智集团 SP 开发部: XH LuoProgram eMMC Procedure:用 USB 线连接 HS13 主板上 J22(USB OTG)与 PC，将开关 SW1 调为 3，4 为 ON，SW2 调 整为全 OFF 后打开电源。 2，在 PC 上打开DMfgTool.exe‖程序。 3, 点 击 DOptions‖-&DConfiguration‖ 菜 单 项 ， 在 出 现 的 对 话 框 中 的 D 选 项 ‖ 栏 中 选 择 DMX53SMD-Android-eMMC4.4‖。4，将下载的 BSP 解压，将 BSP 内的 u-boot.bin，uImage 与 eMMC 文件夹内的所有文件一 起 Copy 到DMfgTool.exe‖所在路径的D\Profiles\MX53 Linux Update\OS Firmware\files\android‖ 文件夹内。5，点击DStart‖按I开始将程序烧录到主板上的 eMMC 中。权智集团 SP 开发部: XH Luo(注意：烧录下一块板时不用按I，会自动开始烧录) 6，烧录完毕后将 SW1 调为位 8 为 1，其余为 0，SW2 调为 2，3，6，7 为 1，其余为 0。 7 ， 重 新 开 机 ， 启 动 bootloader 后 I 入 Dsetenv bootargs console=ttymxc0 init=/init androidboot.console=ttymxc0 video=mxcdi0fb:RGB24,SVGA ldb=di0 di0_primary ip=dhcp gpu_nommu, gpu_memory=64M‖。再I入Dsaveenv‖后重启动可看到 LCD 有显示。 8，用网线连接 HS13 主板与 PC。假设 PC 的 IP 地址是 132.150.203.104，则输入命令 setenv ipaddr '132.150.203.103' saveenv ping 132.150.203.104 若 Console 上显示Dhost 132.150.203.104 is alive‖说明网络连接成功。1. 年前 JJ07 _l板第一次上有r候不能正常_C樱分后 按位I后才能正常 _C印 分析 不是位信的}。今天他y eMMC 波形r，在 eMMC 的 SD_CLK 上接一 ，或用探^上去y波形r，}不再F。所以是 eMMC SDIO 接口的 timing 有 }， 在 SD_CLK 上接一 10pF 容到地 OK。权智集团 SP 开发部: XH LuoLayout: For 50MHz perfermence, SD singals(SD_DATAx, SD_CMD, SD_CLK) length equal。THGBM4G6D2HBAIR is 8-GByte density of e-MMC Module product housed in 153 ball BGA package. This unit utilizes advanced TOSHIBA NAND flash devices and a controller chip assembled as Multi Chip Module. THGBM4G6D2HBAIR has an industry standard MMC protocol for easy use. THGBM4G6D2HBAIR has the JEDEC/MMCA Version 4.41 interface with either 1-I/O, 4-I/O and 8-I/O mode support.3-12 --FV40 也出F同忧r，1pcs_l板eMMC 能，但是不能正常拥那r， 每次\行到如下D，kernel imager出e用手摸到 eMMC 的一排串阻上r，如上D就能正常\行起恚檬静ㄆ魈筋^y SD3_CLK r信r也 能正常\行，跟 JJ07 一是 eMMC SDIO 接口的 timing 有}，在SD_CLK上接一 10pF容到地OK。因槊看芜\行到，kernel imager出e，f明eMMC的CLK信l率是化 的，只是在某l率r加d出e。y在舆^程中，SD_CLK的l率是不停地化的，最初的 311KHZ?? 20MHZ， 40MHZ，最後到 50MHz。权智集团 SP 开发部: XH Luo50MHzr原聿ㄐ危]有加 10pf容，不能正常\行：接了 10pf后的波形：权智集团 SP 开发部: XH LuoEMMC_3V3EMMC_3V3DCDC_3V3 R45 0REMMC_3V3C205 4.7uF/10V 0603C206 0.1uF 0402C207 0.1uF 0402C208 0.1uF 0402C209 0.1uF 0402C210 0.1uF 0402C211 4.7uF/10V 06031.5V EMMC_3V3 C212 0.1uF 0402K2 Y4 W4 AA3 AA5 K6M6 U9 T10 N5R127 10KU3A THGBM4G6D2HBAIRVDDI VDD5 VDD4 VDD3 VDD2 VDD1P(3) P(3) P(3) P(3) P(3) P(3) P(3) P(3) P(3) P(3) P(3)SD3_DATA7 SD3_DATA6 SD3_DATA5 SD3_DATA4 SD3_DATA3 SD3_DATA2 SD3_DATA1 SD3_DATA0 SD3_CMD SD3_CLK EMMC_RSTNR110 R112 R114 R116 R118R109 10R R111 10R R113 10R R115 10R R117 10R R12810R 10R 10R 10R 10R 0RJ6 J5 J4 J3 J2 H5 H4 H3 W5 W6 U5DAT7 DAT6 DAT5 DAT4 DAT3 DAT2 DAT1 DAT0 CMD CLKFreescale iMX53 平_ 1、 iMX53 未用到的_按如下配置:Dear Donny Chiu, Please use Design Checklist in i.MX53 System Development User’s Guide. & /files/32bit/doc/user_guide/MX53UG.pdf & Input Pin： For unused inputs that are mux-ed with GPIO : 1)- Configure pins to be GPIO. 2)- Configure pins to be inputs. 3)- Make sure the internal pull up resistors are enabled. For unused inputs that are not mux-ed with GPIO pins : 4)- Connect each pin with a 10K Ohm resistor to ground. Oouput Pin： 5)-Leave the unused output pins floating. Should you need to contact us with regard to this message, please see the notes below.AA6 AA4 K4 P5 Y2 Y5 M7 U8 R10VSS1 VSS2 VSS3 VSS4 VSS5 VSS6 VSS7 VSS8 VSS9RSTnVDDF4 VDDF3 VDDF2 VDDF18GB权智集团 SP 开发部: XH LuoJTAG Recommendations 9. Do not use external pull-up or pull-down resistors on JTAG_TDO. JTAG_TDO is configured with an on-chip keeper circuit such that the floating condition is eliminated if an external pull resistor is not present. An external pull resistor on JTAG_TDO is detrimental. See Table 1-5 for a summary of the JTAG interface.TVDAC Recommendations 13. Tie TVDAC_VREF to an external 1.05 kΩ 1% resistor to GND. TVDAC_VREF determines the Triple Video DAC (TVDAC) reference voltage. This resistor must be mounted close to the associated BGA ball. 14. Bypass the TVDAC_COMP reference with an external 0.1 μF capacitor tied to GND.This capacitor must be mounted close to the associated BGA ball. If TV OUT is not used, float the COMP contact and ensure the DACs are powered down by software.Miscellaneous Signal Recommendations 16. Tie FASTR_ANA and FASTR_DIG connections to GNDPower Recommendations 27. Bypass both VDD_DIG_PLL (sourced from the on-chip 1.2 V linear regulator) and VDD_ANA_PLL (sourced from the on-chip 1.8 V linear regulator) with separate ≥10 μ F low-ESR capacitors to GND.There is no need to drive these supplies externally, and external supplies are not recommended due to possible noise introduction, power-up sequence issues, or othercomplications. The bypass capacitor must be included whether VDD_DIG_PLL or VDD_ANA_PLL is sourced on-chip or driven externally. Refer to the data sheet for the applicable external supply levels (if driven externally). A 0.1 μ f or 0.22 μ F capacitor can be added in parallel to each larger capacitor when an external voltage source is used. The 10 μ F minimum value must take into account temperature and expected capacitor aging. 28. VDD_REG must be decoupled with a 22 μ F capacitor to GND. Mount the VDD_REG capacitor close to the associated BGA ball. If two capacitors are utilized, mount the smaller capacitor (such as 0.22 μ F) closer to the associated ball.VDD_REG is the power supply input for the on-chip linear voltage regulators that supply the PLL digital and analog sections.权智集团 SP 开发部: XH LuoDownLoad 模式r有r候 USB 不能B接X MFG tool正常B接:不正常r如下： X提示 USB b置o法Re 按位I_C ，查不多每 3 次就有一次不能B接岩 PMIC 的 D+，D-B接到 USB， USB 鬏有影，嚅_ R70，R71， 是查不多每 3 次就有一次不能B接， 岩 PC 500mA o_l板整系y供，袷请源不定， 接上池供+PC USB，50 次有一次不能B接 焊回 R70,R71, 50 次有 2 次不能B接权智集团 SP 开发部: XH LuoU2C A5 A6 VBUS_PROT_A5 VBUS_PROT_A6 VSW_A8 VSW_A9 B5 VBUS_SEL VDDOUT_A11 VDDOUT_A10 B6 VBUS AD_CONT A3 A4 DCIN_PROT_A3 DCIN_PROT_A4 VBAT_A13 VBAT_A12 P(6) SHDN_5V B3 DCIN_SEL VBBAT B4 DCIN VREF P(18) P(18) USB_OTG_DN USB_OTG_DP R71 R72 BATT_TEMP PBATT 0R C6 C5 C4 K6 K8 K5 K7 K9 ADCIN4_GPIO_0 ADCIN5_GPIO_1 OUT_32K ADCIN6_GPIO_2 TSIY N_GPIO_3 XOUT TSIY P_GPIO_4 TSIXN_GPIO_5 TSIXP_GPIO_6 TSIREF_GPIO_7 XIN C1 K12 TBAT L6 TBAT 0R C13 D+ VDD_REF C2 R70 0R B13 DIREF B11 A11 A10 VCENTER A7A8 A9A13 A12B25.5V MaxDC_INA2D5B1DA9053如果 boot mode 配置成 eMMC 樱怯植迳有程序的 SD card，不管 boot mode 是 配置成 eMMC，是 SD 樱际先 SD 卡樱 （估因 SD card 用的 SD1 接口，eMMC 用的是 SD3 接口，SD1 接口先） 03-07 FV40 QA0 _l板同r接上池和 USB 源r ，位后不能_C。 HS13 ]有此}HS13 _ /P C流程：Power key 接 PIC16F723 sbu CPU，Reset key 接 iMX53 resetn pin PIC 另有一源_P，PIC 收到信后P掉整源。权智集团 SP 开发部: XH Luo1． 插上池或火牛，PIC 3.3V 上，PIC 程序\行，等待 Power key；PMIC DA9053 上，a生 PMIC 工作所需 VDDCORE 2.5V 骸 二．按 Power key，PIC 收到_C信，a生一 nONKEY/KEEPACT 低平信o PMIC （此信同r也B到了 CPU，不知道 CPU _C^程是否zy此信?） ，PMIC 按固化的上
timing，依次a生 CPU 所需的所有源，PMIC 最後送出位信 nRESET o CPU，CPU 根 Boot mode，炔看a相慕橘|（eMMC、SD card）等bd bootloader 程序，程序 _始\行。 注： PIC CPU 并]有跟 iMX53 通信，HH_PCI，控制 PMIC 和其他源的_ P。 nRESET 信H由 PMIC l出，PIC 不l出 三 。PC流程：短按，PMIC a生 nONKEY/KEEPACT 低平信o iMX53，系yM入 sleep mode，程序在 DDR3 自刷新模式，按 power key 可拘眩 L按，PMIC a生 nSHUT_DOWN 信o PMIC，PMIC P掉所a生的全部源。FV40 _ /P C流程：Power key 接 PIC16F723 sbu CPU，Reset key 接 PIC16F723 sbu 的 IO 口， PIC ]有源_P。 按 Power key _PC，跟以上 HS13 差不多。 按 Reset key 后，PIC l出控制信（nSHUT_DOWN，DCDC3V3_ON）P]先全部系y 源，然後再l一 nONKEY/KEEPACT _C信，完成重新_C^程。* FV40 QA0 _l板在y中，为插入 USB 源或者池后(用坞源_C)，都能第一 次按 Power key _C，以後按 Reset key 也能自又匦麻_C； * 插入 USB 源和池 2 源都在r，F象：1） 第一次按 Power key 就不能_C，2） 以後按 Reset key 有r候不能自又匦麻_C，同r MFG tool 工具zy有 Freescale i.MX53 USB BulkIO Device B接，此r可以程序。 1）第一次按 Power key 就不能_C 原因是坞源按 power key _Cr，系y源由 PIC l出控制信（ nSHUT_DOWN， DCDC3V3_ON）打_，_C正常。 先插入 USB 源（此r系y源都]_，只有 PIC 源和 PIC VDDCORE 寒a生）， 再插入池r，PMIC zy到有火牛和池同r存在，PMIC 就自影央源打_了（即也l 出了 nRESET 信 o iMX53 ），但此 r]有按 power key ， PIC ] 有l出制 信 （nSHUT_DOWN ，DCDC3V3_ON ），DCDC3V3_ON 控制的外 3.3V ]有打_， eMMC 工作 3.3V ]有，也就_不了C，再按 power key r也一印 2）以後按 Reset key 有r候不能自又匦麻_C 示波器y：在坞源r 和 p源r，PMIC l出的 nRESET 信的低平rgL短 不一樱斐 DCDC3V3_ON 跟 nRESET 信的r序PS不一樱 坞源r，PIC 的 DCDC3V3_ON 先上升，PMIC 的 nReset 信后上升，timing 正常 p源r，PMIC 的 nReset 信先上升，PIC 的 DCDC3V3_ON 后上升，eMMC ]有源， 不能_C。 不能_Cr，不管 boot mode 是在 eMMC 幽Ｊ较拢re的模式下， MFG tool 工权智集团 SP 开发部: XH Luo具都能zy有 Freescale i.MX53 USB BulkIO Device B接 ，即M入了下d模式。 是不是只要其它 timing 都l出，在 eMMC 缺（即所有外 3.3V）的情r下，，就M去 下d模式？ y：把 boot _P艿 eMMC 踊e的任何模式，按 Reset key 位诱ｉ_C， MFG tool 工具不霈F Freescale i.MX53 USB BulkIO Device B接 把 DCDC3V3_ON 信短接到地，按 Reset key 位不能正常_C， MFG tool 工具即霈F Freescale i.MX53 USB BulkIO Device B接。 解Q方法：PIC 程序在zy到有 2 源r，按 power key r在打_外 3.3V 后，再l一 nRESET 信重新o MX53 位舆\行。 只要l一 nRESET 信o MX53，程序就舆\行和_C。 只要 PMIC DA9053 在池和火牛同r存在r，娱_⑷侩海 另 y，_C后，由 PIC l出PC信 nSHUT_DOWN P掉 PMIC 所有汉螅^一段 rg，PMIC 又娱_⑷侩海 2 源存在r，系y就不能完成PC模式。权智集团 SP 开发部: XH Luo权智集团 SP 开发部: XH Luo5V_MAINVBATTP_PIC P_BACK1N4148WTD13D14RB521S-30Power KeyK1 2 3 TSXH-2GL 1 P_PIC P_BACK U8 XCMR SOT-23 2 Vin Vout 1 R399 0R 0603 RB521S-30 C79 1uF K 0402 VPP C77 10uF/16V 0805 V_PROG TP26 2 1 4 TSXH-2GL Power_Key 3TP25R46 100K 0402C76 0.1uF 0402P_BACK P_BACK P_BACK D1VssC80 1uF 0603C78 0.1uF 0402 TP27TP28TP29R400 1M 0402R389 1M 0402R401 1M 0402 V_PROG3ICSP InterfaceJ1TP30TP31TP32TP33TP34TP37MCLR/VPP RA0/AN0 RA1/AN1 RA2/AN2 RA3/AN3 RA4/T0CKI RA5/AN4/SS RC0/T1CKI RC1/CCP2 RC2/CCP1 RC3/SCK/SCL RA7/OSC1/CLKINVDDnONKEY,SHUT_DOWN is Tri-stated when no pulse output P(4,7) nONKEY /KEEPACT P(4,7) SHUT_DOWN P(6) MAIN_PWR_ON P(4) PMIC_ON_OFF_REQ P(3) AC_IN P_BACK P(6) PWR_EN Red 1 31 2 3 4 5 6 7 11 2 4 R391 R392 470R 03 12 13 14 9 1020U9 PIC16F723VPP ICSP Interface RB7/ICSPDAT RB6/ICSPCLK RB5 RB4 RB3 RB2 RB1 RB0/INT 28 27 26 25 24 23 22 21 R51 100R 0402 Adapt_DET Power_Key TP35 PGD PGC1 2 3 4 5 6Pin1: WhitePin6: Blue CON6 2.54Pitch SY S_ON_OFF_CTL P(4) PWR_SW P(6) WDT_OUTPUT P(4)RC7/RX/DT RC6/TX/CK RC5/SDO18 17 16 15TP40 TP41Green TP39 LED4 MS-PTB2012CURSGAC P(6) 5V_STPCB Layout 注意： 1）先_J PCB B咏Y，根杩箍刂频囊 需要 PCB S商提供⒖加玫 PCB B咏Y 和算出的相枳杩箍刂凭的，差分距 2） 阻抗控制： USB 差分：等L，差分阻抗 90ohm +/-10% DDR：等L走，味 50ohm，r等差分 100ohm198VSS2RA6/OSC2/CLKOUTRC4/SDI/SDATP42VSS权智集团 SP 开发部: XH LuoEthernet PHY：差分，等L，差分阻抗 100ohm VGA l信：75ohmthe TV/VGA interface, the IOR, IOG, and IOB signals must have 75-Ω imepedance.RF 信：50ohm，注意⒖计矫 PCI ： LVDS 信：SATA RecommendationsUse the following recommendations for the SATA. ? SATA differential pairs should have a differential impedance of 100. ? Each differential pair should be length matched to ±5 mils. ? Follow standard high-speed differential routing rules for signal integrity.权智集团 SP 开发部: XH LuoIBIS (input output buffer information specification)常用 U-boot 命令： 命令：help 或 ? 功能：查看当前 U-boot 版本中支持的所有命令。 Version：看这个 U-boot 的版本号 Base：@示 Base Address: 0x 要看到你的板上的h境量 ENV 值可使用 printenv 命令： 环境变量（environment variables，简称 ENV）与相关指令 和 shell 类似，U-Boot 也有环境变量。一些 U-boot 默认的环境变量如下： bootdelay 执行自动启动（bootcmd 中的命令）的等候秒数权智集团 SP 开发部: XH Luobaudrate 串口控制台的波特率 netmask 以太网的网络掩码 ethaddr 以太网的 MAC 地址 bootfile 默认的下载文件名 bootargs 传递给 Linux 内核的启动参数 bootcmd 自动启动时执行命令 serveripTFTP 服务器端的 IP 地址 ipaddr 本地的 IP 地址 stdin 标准输入设备，一般是串口 stdout 标准输出，一般是串口，也可是 LCD（VGA） stderr 标准出错，一般是串口，也可是 LCD（VGA） bootdelay 执行自动启动（bootcmd 中的命令）的等候秒数 baudrate 串口控制台的波特率 netmask 以太网的网络掩码 ethaddr 以太网的 MAC 地 bootfile 默认的下载文件名 bootargs 传递给 Linux 内核的启动参数 bootcmd 自动启动时执行命令 serveripTFTP 服务器端的 IP 地址 ipaddr 本地的 IP 地址 stdin 标准输入设备，一般是串口 stdout 标准输出，一般是串口，也可是 LCD（VGA） stderr 标准出错，一般是串口，也可是 LCD（VGA）权智集团 SP 开发部: XH Luo比如：FV40 QA0 _l板@示 MX53-FV40 U-Boot & printenv bootdelay=3 baudrate=115200 loadaddr=0x netdev=eth0 ethprime=FEC0 ethaddr=00:04:9f:00:ea:d3 bootfile=uImage loadaddr=0x rd_loadaddr=0x70D00000 bootargs=console=ttymxc0 init=/init androidboot.console=ttymxc0 video=mxcdi0fb:R GB24,800x480M-32@60 di0_primary gpu_nommu gpu_memory=64M bootcmd_SD=mmc read 1 ${loadaddr} 0x800 0x2000;mmc read 1 ${rd_loadaddr} 0x bootcmd=run bootcmd_SD; bootm ${loadaddr} ${rd_loadaddr} ethact=FEC0 ipaddr=132.150.161.92 stdin=serial stdout=serial stderr=serial权智集团 SP 开发部: XH LuoEnvironment size: 514/131068 bytesPCB Layout：PCB 接地O原t：共模干扰、串扰和幅射干扰都与PCB的接地设计有密切的关系。 一个好的设计可以有效控制信号回路的阻抗和回路面积，以及 干扰电流的幅度。确定高di/dt 、高dv/dt电路（产生辐射） PCB设计开始时，首先要确定电路中可能的干扰源。一般是高di/dt 、高dv/dt 电路，如：时钟、总线缓冲器/驱动器、高功率振荡器。在PCB布局、布线和检 查时对它们给予特别关注。 确定敏感电路（易受干扰） 确定电路中易受干扰的敏感电路，如：低电平模拟电路，高速数据和时 钟。在设计时注意隔离和保护。 最小化地电感和信号回路 信号线应该尽量短，信号回路面积尽量小。对速度较高的电路应用有地平面的 多层板。 关键电路包括器件和走线，应尽量远离板的边缘。板的边缘存在较强的干扰 场。 地平面分割与不分割的合理应用 对于混合电路，若数字地与模拟地分割，不会出现或能够很好解决信号跨越和 信号回路的问题，可以采用分割。否则，建议采用“分区但不分割”的方法。 即：局部和布线时严格区分数字与模拟区域，避免数字信号与模拟信号出现公 共回流路径。但地层并不分割开。避免信号跨越而形成大的信号回路。 当信号的频率较低时,信号的回流主要沿最低电阻路径，即几何最短路径。 当信号达到一定频率（F&1KHz）时,信号的回流集中沿最低电感路径，，返回 电流主要沿印制线的下方回流。 频率较高时，不论信号紧靠的是电源平面还是地网络平面，信号的返回电流权智集团 SP 开发部: XH Luo总是沿紧靠的参考平面回流。 1） 分割 2）分割+蚪 3）分^但不分割。--------------------以上⒖肌局信d―PCB 接地O】------------------------FV40 QA0 _l板， WM8960 播放音r 喇叭有s音，插入耳C 耳C 音正常，]有s音。 卧~l音完以後，Speaker 拖有一s音，耳C]有。 耳C Speaker 喇叭的音很小，比耳C音小 以上F象s音 可能碜 源 noise，或者碜攒件控制 路如下：P_VMAIN AUDIO_VDD VDD_SPK FB7 MPZAT uF/16V 0805 AUDIO_VDD C291 4.7uF/10V 0603 DCDC_3V3_BB FB8 BLM15HB121SN1D C296 4.7uF/10V 00pF 0402 AUDIO_VDD AUDIO_AVDD FB6 BLM15HB121SN1DDCDC_3V3_BB 0402 HEADPHONE_DET R227 10K C293 uF 0402 GND_AUDIO FB9 FB10 FB11 FB12 C300 C301 100pF 100pF
GND_AUDIO GND_AUDIO TP264 FB13 FB14 MPZAT 0603 MPZAT 0603 SP1 1 2 Y D BLM15HB121SN1D BLM15HB121SN1D BLM15HB121SN1D BLM15HB121SN1D C292 1000pF 00pF 0402R226 100K 0402P(3) HEADPHONE_DETTP309 TP310 TP311 TP312C289 4.7uF/10V 0603C290 1000pF 0UF/6.3V C299 100UF/6.3V CASE-BPackage is same as J14 of JR10-0114. J2 2 3 4 1102621+U22328GND_AUDIOCASE-B. . . . 03-A40M0-36BKA 12-SPKVDD1SPKVDD2P(4) P(3) P(3) P(3) P(3)SY S_MCLK_3V3 I2S_SCLK I2S_LRCLK I2S_DOUT I2S_DINR228 R229 R230 R231 HEADPHONE_DET R313 R3140R 0R 0R 0R 0R 0R02 MCLK BCLK DACLRC DACDAT ADCLRC ADCDAT TP260 TP26111 12 13 14 15 16 2 7 3 6 4 5 17 18DCVDDDBVDDAVDDMCLK BCLK DACLRC DACDAT ADCLRC/GPIO1 ADCDAT LINPUT3/JD2 RINPUT3/JD3 LINPUT2 RINPUT2 LINPUT1 RINPUT1 SCLK SDINMICBIAS VMID HP_L HP_R OUT3 SPK_LP SPK_LN SPK_RP SPK_RN GNDPADDLE1 27 31 29 30 25 23 22 19 33C302 C3034.7uF/10V uF/10V 0603+Put F31-32 and F39-42 near CN2WM8960 WolfsonI2C Address: x34h)P(3,11) P(3,11) I2C2_SCL I2C2_SDA R232 R233TP262 TP263 0R 02SPKGND2SPKGND1DGNDAGNDSP2 GND_AUDIO FB18 FB19 MPZAT 0603 MPZAT
Y D C304 C305 C306 C307 R234 0R pF 100pF 100pF 100pF 02 0402 Package is same as SP1 of FV020113.WM8960GEFL/RV QFN-32PIN2820GND_AUDIO FB20 1 2 BLM15HB121SN1D 0402 GND_AUDIO* WM8960 Speaker 是 Class-D 功放，耳C ? Speaker 供是 P_VMAIN 5.0V/4.2V，P_VMAIN 直接碜 USB/池海旧 noise 比^大，把 Speaker 供的 SPKVDD 由 P_VMAIN，接 DCDC_3V3_BB，ys音小 一c, 但是由s音。接 P_VMAIN rs音很大，w^了卧~l音。 * 在 PCB 上刮掉~皮，把 AGND 和 GND B起恚]有改善。 * 去掉喇叭的外 bead，和 cap，]有改善。 s音 可能碜 源 noise，或者碜攒件控制 DCDC_3V3_BB y波如下，看起磉是比^正常249权智集团 SP 开发部: XH Luo池供： DCDC_3V3_BB （TP218) selftest 播放音rDCDC_3V3_BB （TP218) selftest 菜蜗权智集团 SP 开发部: XH LuoDCDC_3V3_BB （TP218) _C在企Z面r权智集团 SP 开发部: XH LuoDCDC_3V3_BB （FB8) 播放音rSpeaker 波形（Class-D，1KHz），音^{u权智集团 SP 开发部: XH Luo？？？？？？？？？？？？ Hi SM Mei, 现在 speaker 播放还有 2 个问题： 1，声音小 2，有 Noise 请检查在设置中是否关闭了 line-in and MIC。（register 太多了，我还没有看完） 另外我比较了播放中和播放完时的设置，只有 R5 不同，播放完就 Mute 了。请暂时更改为 播放完不要 Mute，方便我们检查 Noise 来源。 Best Regards, Nick Fan(范)Hi SM Mei, 1, 对于音量调节，按规格书定义，bit(6:0)调节范围应该是从 48 到 127 吧。 2，R51(33h)的值我看错了，是 0x80。但按照规格书，似乎是 0x100 才对。 3，R8(08h)在播放时的值是 0，按规格书的说明，DCLKDIV=SYSCLK/1.5 时，会 降低功放的性能。权智集团 SP 开发部: XH LuoBest Regards, Nick Fan(范)Hi W Fan, jlong, 1. 是的，这个在驱动层作了限定。如果用 amixer 设置超过 127 会按 127 写入寄存 器。写 255 相当于写一个最大值进去。 2. r51 这个默认值是 0, 是 80h 吧。 3. 嗯，是的，这个我原来看错了单位。谢谢提醒，这就改过来。 Best Regards, smmei ----Hi W Fan, && && 我修改了 08h 这个寄存器的设置。现在其值设置为 0x1c0 && && class D clk = sysclk / 16 = 11.2896 MHz / 16 = 705.6 kHz权智集团 SP 开发部: XH Luo&& && 现在左右 speaker 都有声音了。好像哨音问题了好了一些。附件是新的内核。 && && Best Regards, && smmei Hi SM Mei, 用这个 uImage 文件，听不到 Noise 了。 音量也大了一些，但相比耳机，音量仍偏小。 hi W Fan, 请修改 /etc/alsa.sh 为如下内容，声音会大很多 amixer cset iface=MIXER,name='Left Output Mixer PCM Playback Switch' 1 amixer cset iface=MIXER,name='Right Output Mixer PCM Playback Switch' 1 amixer cset iface=MIXER,name='Playback Volume' 255 amixer cset numid=10,iface=MIXER,name='Speaker AC Volume' 5 amixer cset numid=9,iface=MIXER,name='Speaker DC Volume' 5 amixer cset iface=MIXER,name='Speaker Playback Volume' 127 amixer cset iface=MIXER,name='Headphone Playback Volume' 100Best Regards, smmei Hi SM Mei, 1,R51 的默认值是 100h，可否改为 124h，看音量是否会增大一些？ 2,我和 J Long 试过新的 uImage, 播放完后 R5 的值是 4(Muted), 过一段时间后 Speaker 关闭 (31h 从 f7h 变为 37h), 可否改为让 31h 一直保持 f7h(Speaker 功能一直打开)？ Best Regards, Nick Fan(范) -------Hi Donny, Speaker noise have been fixed by tune register R8 setting.Best Regards, Nick Fan(范)------FV40 QA0 _l板， Murata WiFi module（CMWA17JAAD-TEMP）的 SDIO 接口，l率只能定的跑到最大权智集团 SP 开发部: XH Luo5MHz。如果 SD_CLK 跑到更高l率，有r就B不上 wifi module 了。 用 Murata 的 wifi _l板 w在 FV40 _l板上，也是一拥那r。 用 Murata 的 wifi _l板，插入 HS13 的 SD card 接口，也是一DCDC_3V3_BB R298 0R/open 0603 WiFi_3V3SH25 Q13 TG2101SI SOT-23 2 R276 100K 0402 TP273 R277 P(3) WiFi/BT_PWR_EN 100K
C355 0.1uF 04023Q14 2SK3541T2L VMT31GND2.4G AntennaE1 -01LDA312G44H-2801Antenna Matching Network(PP): L14 4.7nH/LQG15HN4N7S02 C301 1.8pF/GRMR8CZ01D C300 0R50 ohm traceL14 2 4.7nH 0402 1C335 50 ohm trace 0R .8pF 0402 WiFi_3V3 WiFi_3V3_VPA R263 R266 0R/open 03 U38 CMWA17JAAD-TEMPJ4 RF-AA50 ohm trace O 1 L20 NC R/open50 ohm trace WiFi_3V3 L21 NC uF/16V R C346 10uF/16V 0805C331 0.1uF 0402C329 100pF 04022GNDGNDGNDGNDVDDOUT 0R/NC 0603 TP272 C347 10uF/16V .1uF 0pF
24 25 26 27 28 VPA VBAT GND_24 SR_VLX VDD_LDO GND_27 VDD_IOGND_21 GND_20 ANT GND_18 GND_17 GND_16 GND_1521 20 19 18 17 16 15HOST_IF_CFG 0 1Host Prorocol SDIO gSPI2345CMWA17JAAD-TEMPHOST_IF_CFG BTCX_STATUS BTCX_TXCONF BTCX_RF_FREQ BTCX_RF_ACTIVE GND_9 EXT_SLEEP_CLKWiFi_3V3C330 2.2uF/16V 060329 30 31 32GND_29 GND_30 GND_31 GND_3214 13 12 11 10 9 8R26410KSLP_CLKR2620R32K_CLKP(10)SDIO_CLK SDIO_DATA0 SDIO_DATA1 SDIO_DATA2 SDIO_DATA3 SDIO_CMDC340 10uF/16V 0805C333 0.1uF 0402C345 100pF 0402WiFi_3V3 R273 10K1RESET_N32.768KHzP(3)WLAN_RESETR2650RP(3) P(3) P(3) P(3) P(3) P(3)SD2_CLK SD2_DATA0 SD2_DATA1 SD2_DATA2 SD2_DATA3 SD2_CMDR267 R268 R269 R270 R271 R27222R 22R 22R 22R 22R 22R02 02SD_CLK=1MHz 波形，B接 ok2 3 4 5 6 7权智集团 SP 开发部: XH LuoSD_CLK=50MHz 波形，B接 fail 波形形，上升 下降rg太L，高低平度不符合 spec CPU SDIO 到 wifi module 的走L度有 4500mil，s 11cm，权智集团 SP 开发部: XH LuoSD_CLK=20MHz 波形， 看波形已M足 spec 高低平度的要求，但B接不到 wifi module 是 SDIO timing 不匹配 wifi module 的要求Power up Sequence： 1:32.768KHz；:4：VDD_IO;2：RESET_N；3：SD_CLK B接依f fail权智集团 SP 开发部: XH Luo权智集团 SP 开发部: XH Luo1.SDIO High Speed mode SD_CLK=50MHz,test fail(damping Resistor=0,Cap=0)1.SDIO High Speed mode Parameter Clock Frequency Clock Rise Time Clock Fall Time Clock High Time Clock Fall Time Input Setup Time Input Hold Time Symbol fpp tTLH tTHL tWH tWL tISU tIH spec max.50MHz max.3ns max.3ns min.7ns min.7ns min.6ns min.2nsfail test result 50.5MHz 3ns 3ns 6.8ns 7.2ns 18ns 3.6ns初始化^程中第一波形，DAT2 l送 24 位,link wifi module test fail 1.CLK;2.DAT2 (注：DAT2 不知道是 input 是 output，在@按照 input y量）权智集团 SP 开发部: XH Luo注：y的所有蛔化l生在r高平期g，spec timing 俗⒌蛋l生在r低 平期g 2.SDIO Protocol Timing (Normal Mode)Parameter Clock Clock Clock Clock Clock Input Input Frequency Rise Time Fall Time High Time Fall Time Setup Time Hold TimeSymbol fpp tTLH tTHL tWH tWL tISU tIHtest result max.25MHz 20MHz max.10ns 4ns max.10ns 4.5ns min.10ns 20ns min.10ns 20ns min.5ns 38ns min.5ns 1.5ns spec初始化^程中第一波形，DAT2 l送 24 位,link wifi module test fail SD_CLK=20MHz,test fail(damping Resistor=0,Cap=0) 1.CLK;2.DAT2 (注：DAT2 不知道是 input 是 output，在@按照 input y量）权智集团 SP 开发部: XH Luo注：y的所有蛔化l生在r高平期g，spec timing 俗⒌蛋l生在r低 平期g 按照 SDIO timing 要求： CLK 的低平期gO置，在 CLK 的上升沿x取 CLK 高平期g要有保持rg。 FV40 的 wifi SDIO 波形都不符合 timing 要求，是件有}。iMX53 的 wifi driver 有 }，е iMX53 出 SDIO 波形不正常。 SD_CLK=1.9MHz,test OK(damping Resistor=0,Cap=0) y的波形 timing 跟 SDIO timing 完全不一权智集团 SP 开发部: XH Luo比^了 eMMC SDIO 的 timing：eMMC 波形如下：跟 timing 相符 SD3_CLK=50MHz,testok(damping Resistor=22R,Cap=0) 1.SD3_CLK;2.SD3_DAT2权智集团 SP 开发部: XH LuoSD card SDIO 波形如下： SD_CLK=25MHz,test ok(damping Resistor=22R,Cap=0) 1. SD1_CLK;2.SD1_DAT2Dear all：权智集团 SP 开发部: XH Luo附件增加了 1MHz 的波形，z查。 y不同 CLK l率的 timing 有c不同（按照 spec，Input Setup Time 和 Input Hold Time 不同，不知怎N看） 1MHz r：data 和 clk 的上升和下降乎是同步的，20MHz/50MHz 有些偏移 best regards! xhluo Dear Gary: 比^了 Wifi module 和 eMMC 的 SDIO timing，烧呤遣畈欢嗟模 那如果按照@ timing， 之前y OK 的 1MHz 的 timing ，是不符合 SDIO timing 的。 20MHz 和 50MHz 也不符合。 按照 eMMC SDIO 要求： Data must always besampled on the rising edge of the clock！ 而 wifi module 的化是在r低平期g，按 spec r低平期g。------------Dear all: 附件y SDcard SDIO1，eMMC SDIO3 的波形， wifi module SDIO2 的 timing 跟 SDIO1，SDIO3 的 timing 有^e。------------05-29Dear XYXU, After we checked the spec. of i.MX53 and wifi module. We found that the timing of these 2 devices cannot be权智集团 SP 开发部: XH Luofulfilled each other when wifi module at output status and clock freq. is 50 MHz. Therefore, please help to provide a 25MHz clock freq. with interrupt enabled to check it again. BTW, I will send out 1pcs i.MX53 QSB, wifi module, AC adapter and microSD to Desmond.Best Regards, Gary权智集团 SP 开发部: XH Luo附： 1：DDR_Stress_Test 的 DDR3 配置文件： MX53_TO2_DDR3_LCB_SMD_ARDb.inc //*==================================================================== ============================ //* Copyright (C) 2010, Freescale Semiconductor, Inc. All Rights Reserved //* THIS SOURCE CODE IS CONFIDENTIAL AND PROPRIETARY AND MAY NOT //* BE USED OR DISTRIBUTED WITHOUT THE WRITTEN PERMISSION OF //* Freescale Semiconductor, Inc. //*==================================================================== ============================ // Initialization script for MX53 SMD, LCB, and ARD rev B, DDR3 // Version 1.0 //*==================================================================== ============================ wait = on //*==================================================================== ============================ // init ARM //*==================================================================== ============================ //*==================================================================== ============================ // Disable WDOG //*==================================================================== ============================ //setmem /16 0x53f98000 = 0x30 //*==================================================================== ============================ // Enable all clocks (they are disabled by ROM code) //*==================================================================== ============================ setmem /32 0x53fd4068 = 0xffffffff setmem /32 0x53fd406c = 0xffffffff setmem /32 0x53fd4070 = 0xffffffff setmem /32 0x53fd4074 = 0xffffffff setmem /32 0x53fd4078 = 0xffffffff setmem /32 0x53fd407c = 0xffffffff setmem /32 0x53fd4080 = 0xffffffff权智集团 SP 开发部: XH Luosetmem /32 0x53fd4084 = 0xffffffff //*==================================================================== ============================ // Initialization script for 32 bit DDR2 (CS0+CS1) //*==================================================================== ============================ // DDR3 IOMUX configuration //* Global pad control options */ setmem /32 0x53fa86f4 = 0x //IOMUXC_SW_PAD_CTL_GRP_DDRMODE_CTL for sDQS[3:0], 1=DDR2, 0=CMOS mode setmem /32 0x53fa8714 = 0x //IOMUXC_SW_PAD_CTL_GRP_DDRMODE for D[31:0], 1=DDR2, 0=CMOS mode setmem /32 0x53fa86fc = 0x //IOMUXC_SW_PAD_CTL_GRP_DDRPKE setmem /32 0x53fa8724 = 0x //IOMUXC_SW_PAD_CTL_GRP_DDR_TYPE DDR_SEL=10 // setmem /32 0x53fa8724 = 0x //IOMUXC_SW_PAD_CTL_GRP_DDR_TYPE DDR_SEL=00 // setmem /32 0x53fa8724 = 0x //IOMUXC_SW_PAD_CTL_GRP_DDR_TYPE DDR_SEL=01 // setmem /32 0x53fa8724 = 0x //IOMUXC_SW_PAD_CTL_GRP_DDR_TYPE DDR_SEL=11 //* Data bus byte lane pad drive strength control options */ setmem /32 0x53fa872c = 0x //IOMUXC_SW_PAD_CTL_GRP_B3DS setmem /32 0x53fa8554 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_DQM3 setmem /32 0x53fa8558 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_SDQS3 setmem /32 0x53fa8728 = 0x //IOMUXC_SW_PAD_CTL_GRP_B2DS setmem /32 0x53fa8560 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_DQM2 setmem /32 0x53fa8568 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_SDQS2 setmem /32 0x53fa871c = 0x //IOMUXC_SW_PAD_CTL_GRP_B1DS setmem /32 0x53fa8594 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_DQM1 setmem /32 0x53fa8590 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_SDQS1 setmem /32 0x53fa8718 = 0x //IOMUXC_SW_PAD_CTL_GRP_B0DS setmem /32 0x53fa8584 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_DQM0 setmem /32 0x53fa857c = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_SDQS0 //* SDCLK pad drive strength control options */ setmem /32 0x53fa8578 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_SDCLK_0权智集团 SP 开发部: XH Luosetmem /32 0x53fa8570 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_SDCLK_1 //* Control and addr bus pad drive strength control options */ setmem /32 0x53fa8574 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_CAS setmem /32 0x53fa8588 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_RAS setmem /32 0x53fa86f0 = 0x //IOMUXC_SW_PAD_CTL_GRP_ADDDS for DDR addr bus setmem /32 0x53fa8720 = 0x //IOMUXC_SW_PAD_CTL_GRP_CTLDS for CSD0, CSD1, SDCKE0, SDCKE1, SDWE setmem /32 0x53fa8564 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_SDODT1 setmem /32 0x53fa8580 = 0x //IOMUXC_SW_PAD_CTL_PAD_DRAM_SDODT0 // Initialize DDR3 memory - Micron MT41J128M16-187E // calibrated values setmem /32 0x63fd9088 = 0x //read delay lines setmem /32 0x63fd9090 = 0x4d444c44 //write delay lines //setmem /32 0x63fd90F8 = 0x //Measure unit setmem /32 0x63fd907c = 0x //DQS gating 0 setmem /32 0x63fd9080 = 0x013b013c //DQS gating 1 //* CPU3 Board setting // Enable bank interleaving, Address mirror on, WALAT = 0x1, RALAT = 0x5, DDR2_EN = 0 //setmem /32 0x63fd9018 = 0x //Misc register: //* Quick Silver board setting // Enable bank interleaving, Address mirror off, WALAT = 0x1, RALAT = 0x5, DDR2_EN = 0 setmem /32 0x63fd9018 = 0x //Misc register// Enable CSD0 and CSD1, row width = 14, column width = 10, burst length = 8, data width = 32bit setmem /32 0x63fd9000 = 0xc3190000 //Main control register // tRFC=64tXS=68;tXP=3;tXPDLL=10;tFAW=15;CAS=6ck setmem /32 0x63fd900C = 0x9f5152e3 //timing configuration Reg 0. // tRCD=6;tRP=6;tRC=21;tRAS=15;tRPA=1;tWR=6;tMRD=4;tCWL=5ck setmem /32 0x63fd9010 = 0xb68e8a63 //timing configuration Reg 1 // tDLLK(tXSRD)=512 tRTP=4;tWTR=4;tRRD=4 setmem /32 0x63fd9014 = 0x01ff00db //timing configuration Reg 2 setmem /32 0x63fd902c = 0x //command delay (default) setmem /32 0x63fd9030 = 0x009f0e21 //out of reset delays // Keep tAOFPD, tAONPD, tANPD, and tAXPD as default since they are bigger than calc values setmem /32 0x63fd9008 = 0x //ODT timings // tCKE=3; tCKSRX=5; tCKSRE=5 setmem /32 0x63fd9004 = 0x0002002d //Power down control权智集团 SP 开发部: XH Luo//********************************** //DDR device configuration: //********************************** //********************************** // CS0: //********************************** setmem /32 0x63fd901c = 0x //write mode reg MR2 with cs0 (see below for settings) // Full array self refresh // Rtt_WR disabled (no ODT at IO CMOS operation) // Manual self refresh // CWS=5 setmem /32 0x63fd901c = 0x //write mode reg MR3 with cs0 . setmem /32 0x63fd901c = 0x //write mode reg MR1 with cs0. ODS=01: out buff= RZQ/7 (see below for settings) // out impedance = RZQ/7 // Rtt_nom disabled (no ODT at IO CMOS operation) // Aditive latency off // write leveling disabled // tdqs (differential?) disabled setmem /32 0x63fd901c = 0x //write mode reg MR0 with cs0 , with dll_rst0 setmem /32 0x63fd901c = 0x //ZQ calibration with cs0 (A10 high indicates ZQ cal long ZQCL) //********************************** // CS1: //********************************** setmem /32 0x63fd901c = 0x0000803a //write mode reg MR2 with cs1 . setmem /32 0x63fd901c = 0x0000803b //write mode reg MR3 with cs1 setmem /32 0x63fd901c = 0x //write mode reg MR1 with cs1. ODS=01: out buff= RZQ/7 setmem /32 0x63fd901c = 0x //write mode reg MR0 with cs1 setmem /32 0x63fd901c = 0x //ZQ calibration with cs1 (A10 high indicates ZQ cal long ZQCL) //********************************** setmem /32 0x63fd9020 = 0x // Refresh control register setmem /32 0x63fd9040 = 0x04b80003 // ZQ HW control setmem /32 0x63fd9058 = 0x // ODT control register setmem /32 0x63fd901c = 0x权智集团 SP 开发部: XH Luo// CLKO muxing (comment out for now till needed to avoid conflicts with intended usage of signals) //setmem /32 0x53FA8314 = 0 //setmem /32 0x53FA8320 = 0x4 //setmem /32 0x53FD4060 = 0x01e900f0 // For TO2 only, increase LDO for VDIG_PLL to 1.3V setmem /32 0x53fa8004 = 0x
权智Freescale iMX53平台android电子词典开发问题分析记录 ―汇集和整理大量word文档,专业文献,应用文书,考试资料,教学教材,办公文档,教程攻略,文档搜索下载下载,拥有海量中文文档库,关注高价值的实用信息,我们一直在努力,争取提供更多下载资源。