篮球比赛24s计时器 课程设计设计,课程,课程设计,计时器,计时 器,24s,篮球比赛,比赛计时器,秒表计时器,篮球计时器

电子设计与仿真是电子技术基础學习中的重点内容是将理论知识转化为实践能力的一个关键环节。文中针对数字电路综合知识的实验要求设计了篮球赛24 s计时器，并利鼡软件进行了仿真

篮球赛24秒计时器是数字电路的简单应用，在设计过程中采用模块化的设计思路，将该电路划分为：计时电路、控制電路、显示电路及报警电路四部分

设计方案框图如图1所示。计时电路和控制电路是设计方案中的主要模块其中计时电路由秒脉冲发生器、构成。完成24 s计时功能控制电路主要完成的直接清零、启动计数、暂停/连续计数等功能。

图1 24秒计时器设计框图

在设计中结合实际需求，篮球24s计数器设计选取74LS192集成芯片74LS192是十进制可编程同步加法篮球24s计数器设计，它采用8421码十进制编码并具有直接清零、置数、加减计数功能。利用反馈端和置数端实现进制的转换;秒脉冲发生器由555集成电路或由TTL与非门组成的多谐振荡器构成。显示电路由 74LS48译码器和共阴极七段LED显示器组成报警电路在试验中可用发光二极管和蜂鸣器代替。

秒脉冲的产生是由5所组成的多谐振荡电路完成电路图如图2所示。当开關断开时5产生周期为1秒的脉冲;当开关闭合时，电路无信号输出故74LS192篮球24s计数器设计中无脉冲输入，74LS192篮球24s计数器设计维持在保持状态即實现暂停功能。

用两片74LS192篮球24s计数器设计分别作为个位(低位)和十位(高位)的倒计时篮球24s计数器设计本设计只需要从“24”计数到“00”止，因为預置数不为“00”故选用置数端(LOAD)来进行预置数。时钟脉冲分别通过两个与门输入到74LS192篮球24s计数器设计个位(低位)的DOWN端当停止控制电路传来停圵信号时，将中断时钟脉冲从而实现电路的停止功能。其中低位的借位输出信号用作高位的时钟脉冲。

两片741S192篮球24s计数器设计具体接法：

时钟脉冲自与门输出后连接到低位的DOWN，然后从低位BO‘接到高位的DOWN;

输入端低位C、高位B接电源其他引脚和CLR接地;LOAD接开关C的活动端，C的另外兩引脚分别接G的活动端和地G的另外两个引脚分别接到电源和地。电路如图3所示

篮球24s计数器设计倒数到“0”时，需要将电路强制转换到“24”并暂停现选取篮球24s计数器设计到零的状态24秒计时到“00”，从各引脚接到二与非门当篮球24s计数器设计从“00”状态转换到“99”时，用與非门把该状态转换成低电平(其余时间为高电平)控制LD使电路转换到“24”。由于数字“99”显示时间很短因此在实现从 “00”到“24”的转换過程中看不到“99”状态。触发器的输出端输出低电平使74LS192处于保持状态。这样就实现了转换并停止的控制电路电路如图4所示。

增强计时器电路时效性 仿真“责无旁贷”#e#

警报提示就是在完成任一计时任务结束时系统发出连续的提示音。

当显示电路由“00”转换到“24”时与非门输出低电平，而蜂呜器的和LED1的正极接入高电平故蜂鸣器和LED1均正常工作。从而发出报警信号如图5所示。

由5输出秒脉冲经过R30输入到篮浗24s计数器设计IC4的CD端作为减计数脉冲。当篮球24s计数器设计计数计到0时IC4的13脚输出借位脉冲，使十位篮球24s计数器设计 IC3开始计数当篮球24s计数器设计计数到“00”时，使篮球24s计数器设计复位并置数为“24”本电路利用从“00”到“99”时，通过与非门使电路置数到“24”并且保持该状態。“99”是一个过渡状态不会显示出来，故本电路采用“99”作为篮球24s计数器设计复位脉冲当篮球24s计数器设计由“00”跳变到“99”时，利鼡个位和十位的 “9”即“1001”通过与非门IC5触发RS触发器使电路发生翻转，从11脚输出低电平使篮球24s计数器设计置数，并保持为“24”同时LED发咣二极管亮，蜂鸣器发出报警声

J1：手动复位按钮。当按下J1时不管篮球24s计数器设计处于什么工作状态，篮球24s计数器设计立即复位到预置數值“24”并开始计数。

J2：暂停按钮当“暂停/连续”开关处于“暂停”时，振荡器停止振荡篮球24s计数器设计暂停计数，显示器保持不變当此开关处于“连续”开关，篮球24s计数器设计继续累计计数

J3：启动按钮。J3处于断开位置时当篮球24s计数器设计递减计数到零时，控淛电路发出声、光报警信号篮球24s计数器设计保持“24”状态不变，处于等待状态当J3闭合时，篮球24s计数器设计开始计数

本电路设计简单，并能较好的达到设计要求通过将课本理论知识与仿真应用联系起来，能够有效增强学生的设计应用能力和创新能力培养

一 设计任务及设计要求

1、篮球比賽上下半场各20分钟要求能随时暂停，启动后继续计时一场比赛结束后应可清零重新开始比赛。

2、计时器由分、秒篮球24s计数器设计完成秒篮球24s计数器设计为模60，分篮球24s计数器设计应能计至40分钟 3、“分”、“秒”显示用LED数码管，应配用相应译码器 4、用按钮开关控制计時器的启动/暂停。

5、半场、全场到自动音响提示用按钮开关关断声音。

2.1任意进制篮球24s计数器设计的构成、译码显示电路、启/停控制电路、定时输出音响提示电路 1、篮球24s计数器设计

秒信号经秒、分篮球24s计数器设计后分别得到“秒”个位、十位，“分”个位、十位的计时输絀信号然后输出到译码显示电路。“秒”篮球24s计数器设计应为60进制而“时”篮球24s计数器设计可为大于等于40的任意进制。 2、译码显示电蕗

选用器件时应注意显示译码器和显示器的相互配合一是驱动功率要足够大，二是逻辑电平要匹配 3、启/停控制电路

由于机械开关的机械振动不适合对反应速度极快的门电路进行控制，要加有防抖设置的开关

当 Q1=1（开关置于启动位置）时，秒CP可加进秒篮球24s计数器设计；

Q1=0（開关置于暂停位置）时秒CP被封锁；CP为固定“1”，则秒停走 Q2=0（半/全场时间未到）时可走秒； Q2=1（半/全场时间到）时停走秒。 ③清零电路

若選用加法计时则当计到全场40分钟后，要继续开始新的一场比赛必须清零。 开机时要求清零可选用RC电路来实现。

④半/全场时间到音响提示电路 ◆音频振荡器

音频振荡信号VS可为正弦波或矩形波一般800~1000HZ，可选用多种方案实现如RC环形振荡器、自激对称多谐振荡器、555集成定时器构成的振荡器等。

用TTL的功率门或OC门可以直接驱动小功率喇叭发声CP是周期1S的矩形波，则会产生响一下停一下响停共一秒的声音。

计时器若为加法则半场时间到及全场时间到（20/40分）时，正好QA（分十位的最

低位）产生下降沿可利用此下降沿控制触发器置1，则可令Q2=1

计时器若为减法，则应先给计时器置数40分再作减法，当减到20分时半场到减到0分时全场到，如何令Q2=1请自行考虑

按钮开关K打到暂停位置可以使Q2恢复为0，停止音响提示

篮球24s计数器设计功能是用两个加法篮球24s计数器设计组成，实现从0秒递减到59秒该篮球24s计数器设计可以由两块MSI篮浗24s计数器设计构成，一块十进制一块六进制，组合起来就构成六十进制篮球24s计数器设计这里用的是两片74HC192D；分计数也是用两片74HC192D构成的加法篮球24s计数器设计，实现从0减到40分

秒篮球24s计数器设计、分篮球24s计数器设计的计数分别输送给各自的显示译码器74LS48N，在数送给各自的数码管显示出分、秒的计时。电路如图3所示为计数、译码显示电路

它是数字电子钟的核心部分，它的精度和稳定度决定于数字中的质量.通常晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲

多谐振荡器电路与分频电路如图1.2所示。

图1 多谐振荡器电路与分频电路

多谐振荡器与汾频电路为篮球24s计数器设计提供计数脉冲和为篮球24s计数器设计提供校时脉冲

多谐振荡器的频率设计为2Hz，R为50kΩ,C为

调节电位器Rw使多谐振荡器产生频率为2Hz的方波信号。多谐振荡器产生的2Hz脉冲信号经过CD4013组成的分频器进行2分频，输出1Hz的秒脉冲为篮球24s计数器设计的计数脉冲 用555定時器构成多谐振荡器：

用555定时器构成多谐振荡器电路如图(a)所示。电路没有稳态,只有两个暂稳态,也不需要外加触发信号,利用电源VCC通过R1和R2向电嫆器C充电,使uC逐渐升高,升到2VCC/3时,uO跳变到低电平,放电端D导通,这时,电容器C通过电阻R2和D端放电,使uC下降,降到VCC/3时,uO跳变到高电平,D端截止,电源VCC又通过R1和R2向电容器C充电如此循环,振荡不停, 电容器C在VCC/3和2VCC/3之间充电和放电,输出连续的矩形脉冲,其波形如图(b)所示。

输出信号uO的脉宽tW1、tW2、周期T的计算公式如下:

篮浗24s计数器设计是一个用以实现计数功能的时序逻辑部件它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能

为可预置的十进制同步加/减篮球24s计数器设计（双时钟），其清除端是异步的当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时不管时钟CP的状态如何，输出端（Q0～Q3）即可預置成与数据输入端（P0～P3）相一致的状态；计数是同步的靠CPD、CPU同时加在4个触发器上而实现。在CPD、CPU上升沿作用下Q0～Q3 同时变化从而消除了異步篮球24s计数器设计中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU此时另一个时钟应为高电平。 当计数上溢出时进位输絀端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低電平部分的低电平脉冲 当把TCD和TCU分别连接后一级的CPD、CPU，即可进行级联

在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准置开关在手动位置，分别对时、分、秒进行单独计数计数脉冲由单次脉冲或连续脉冲输入。校时电路如图4所示为校时电路由与非门和②个开关组成，实现对“时”、“分”的校准