EAFo智能工业创新应用论坛
ETFo4G/LTE技术与应用论坛/p>
ETFo无线充电技术与系统设计论坛
上海·汽车电子与零组件技术论坛
第二届 无线通信技术论坛
移入鼠标可放大二维码
基于Multisim仿真软件的触发器工作波形分析
来源：现代电子技术
作者：任骏原日 10:20
[导读] 0 引言&&& 触发器是具有存储功能的器件，在数字电子技术中用于构成各种时序逻辑电路。触发器有多
0 引言&&&是具有存储功能的器件，在数字电子技术中用于构成各种时序逻辑电路。触发器有多种类型：按触发方式分为电平触发、主从触发、边沿触发；按逻辑功能分为RS触发器、D触发器、JK触发器、T触发器等。触发器的特性用触发方式和逻辑功能进行描述，触发方式决定状态变化特点，即接收输入信号改变状态的方式；逻辑功能决定状态变化的方向，即次态值。用时序图即波形图可直观描述触发器的特性。由于受实验仪器的限制无法对触发器工作波形进行硬件实验验证，主要因为现有的信号发生器不能产生多路同步信号，现有的示波器多为双踪示波器无法同时观测多路波形。
&&& 用软件仿真可解决上述问题。Multisim仿真软件是由加拿大Interactive Image Technologies公司开发的一种基于SPICE工业标准的EDA软件，它就像一个真正的实验工作台，将电路原理图的输入、虚拟仪器的测试分析和结果的图形显示等集成到一个设计窗口。
&&& 在用Multisim仿真软件进行触发器工作波形仿真分析时，用虚拟仪器中的字组产生器做实验中的信号源产生所需的各种输入波形，用逻辑分析仪观测输入、输出波形。
&&& 以下分析用Multisim 2001版本，所得结论适于其他版本。1 触发器工作波形Muitisim仿真实验方法
1．1 创建电路
&&& 从TTL数字IC库中找出集成触发器或找出用于连接成触发器的集成逻辑门放置在工作台合适的位置。从虚拟仪器库中找出字组产生器、逻辑分析仪放置在工作台合适的位置。确定字组产生器产生触发器所需的时钟脉冲、数据输入、异步控制等信号，逻辑分析仪所显示的波形。将集成门连接成触发器再接上字组产生器和逻辑分析，或将集成触发器接上字组产生器和逻辑分析。
1．2 设置字组产生器
&&& (1)根据触发器的触发方式、逻辑功能，确定反映逻辑功能及状态变化特点的字组产生器各个输出信号即字组的内容及地址。&&& (2)双击打开字组产生器，在Address区块的Final字段输入末地址，在Edit区块以16进制(Hex字段)或以ASCII码(ASCII字段)或以二进制(Binary字段)依次输入各字组数据，完成所有字组信号的设置。
1．3 仿真运行分析
&&& 双击打开逻辑分析仪，按下仿真开关开始仿真，分析显示仿真实验波形。2 触发器工作波形Multisim仿真实验举例
2．1 主从JK触发器工作波形仿真实验
&&& (1)仿真实验电路创建&&& 用74LS00与非门连接成主从JK触发器构建仿真实验电路如图1所示。
&&& 其中：为异步置0输入信号；为异步置1输入信号；J，K为数据输入信号；CP为时钟脉冲输入信号；Qm，为主触发器的状态输出信号；Q，为状态输出信号。端接电源，异步置1功能无效；用于设置Q=0的初始状态。&&& 字组产生器产生触发器的CP，J，K及信号，逻辑分析仪显示触发器的CP，J，K，，Qm，，Q及信号波形。&&& (2)确定反映触发器状态变化特点及逻辑功能的字组产生器输出信号即字组的内容及地址。&&& ①主从触发方式触发器状态变化特点为：&&& 在CP=1期间接收输入信号，在CP下降沿改变状态，且有一次变化问题。&&& 表示JK触发器逻辑功能的特性方程为：&&& &&& ②设计字组产生器输出信号时，将J，K输入信号设计成在CP=O，1期间有变化，以验证主从触发方式的状态变化特点。输入波形设计、字组数据及地址如图2所示。
③在字组产生器的Address区块的Final字段输入字组数据的末地址0024，在Edit区块以16进制(Hex字段)依次输入各字组数据0，8，C，D，B，D，B，D，C，8，E，E，F，B，D，B，D，C，E，A，A，B，9，F，9，F，E，C，E，A，B，F，9，F，9，8，8，完成所有字组信号的设置，如图3所示。
&&& (3)仿真运行分析&&& 打开逻辑分析仪，按下仿真开关开始仿真，逻辑仪分析显示波形如图4所示。
&&& 图4中，“11”为CP时钟脉冲波形；“15”为J输入波形；“12”为K输入波形；“13”为异步置输入波形；“4”为Qm状态输出波形；“3”为状态输出波形；“7”为Q状态输出波形；“8”为状态输出波形。&&& 通过波形图可以很直观地看出，在CP=1期间，主触发器接收J，K输入信号改变Qm，端状态，在CP下降沿触发器改变Q，状态。不论CP=1期间J，K怎么变化，主触发器Qm，最多只变化一次。&&& 当Qn=O在CP=1时，J由0变1，或Qn=1，在CP=1时K由O变1，在这两种情况下，才产生一次变化现象。和由特性方程得出Qn=0时Qn+1=J，Qn=1时Qn+1=的规律相符合。
2．2其他功能和触发方式触发器工作波形仿真实验
&&& (1)同步RS触发器工作波形仿真实验&&& 仿真实验电路用74LS00与非门连接构成。&&& 字组产生器产生触发器的CP时钟脉冲输入信号、R，S数据输入信号及异步置0输入信号，逻辑分析仪显示触发器的CP，R，S，及状态输出Q，信号波形。&&& 设计字组产生器输出信号时，将R，S输入信号设计成在CP=0，1期间有变化，并有CP=1期间R=S=1，以验证电平触发方式的状态变化特点。&&& (2)上升沿D触发器工作波形&&& 仿真实验仿真实验电路用74LS74上升沿D触发器。&&& 字组产生器产生触发器的CP时钟脉冲输入信号、D数据输入信及异步置0输入信号，逻辑分析仪显示触发器的CP，D，及状态输出Q，信号波形。&&& 设计字组产生器输出信号时，将D输入信号设计成在CP上升沿时刻不变，在CP=0及CP=1期间有变化，以验证上升沿触发方式的状态变化特点。&&& (3)负边沿JK触发器工作波形仿真实验&&& 仿真实验电路用74LS112负边沿JK触发器。&&& 字组产生器产生触发器的CP时钟脉冲输入信号、J，K数据输入信号及异步置0输入信号，逻辑分析仪显示触发器的CP，J，K，及状态输出Q，信号波形。&&& 设计字组产生器输出信号时，将J，K输入信号设计成在CP下降沿时刻不变，在CP=0及CP=1期间有变化，以验证下降沿触发方式的状态变化特点。3 结语
&&& 用Multisim仿真软件进行触发器工作波形仿真分析，可直观描述触发器的工作特性。&&& 仿真实验的关键是反映状态变化特点的输入波形的设计即字组产生器字组内容的设计。欢迎转载，本文来自电子发烧友网()
触相关文章
触相关下载
Multisim相关文章
Multisim相关下载
技术交流、积极发言！ 发表评请遵守相关规定。
姚远强调，下一代无线测试系统至少要满足以下几种需求，首先要能在测试速度进行优化的无线测试仪器，其次要能够提供待测设备控制和并行测试更容易...
为了让转换更有效率，转换会选择合适的拓扑结构，可以选硬开关全桥。但是LLC仍然是效率最高，在LLC拓扑结构里面，UCD7138和UCD3138A 的关系就等于UCD3138A是...
创新实用技术专题
Copyright &
.All Rights ReservedJK触发器和D触发器怎样迅速判断JK触发器的J,K各端的好坏?实验验证怎样迅速判断D触发器各端的好坏?实验验证_百度作业帮
拍照搜题，秒出答案
JK触发器和D触发器怎样迅速判断JK触发器的J,K各端的好坏?实验验证怎样迅速判断D触发器各端的好坏?实验验证
JK触发器和D触发器怎样迅速判断JK触发器的J,K各端的好坏?实验验证怎样迅速判断D触发器各端的好坏?实验验证
触发器是具有记忆功能的二进制存储器件,是各种时序逻辑电路的基本器件之一.其结构有同步、主从、维持阻塞等三种电路.触发器按功能可分为RS触发器,JK触发器,D触发器和T触发器等；按电路的触发方式可分为主—从触发器和边沿触发器（包括上升边沿触发器和下降边沿触发器）两大类.目前我国生产的TTL集成触发器主要有边沿D触发器,边沿JK触发器与主—从JK触发器等.利用这些触发器可以转换成其他功能的触发器,但转换成的触发器其触发方式并不改变.例如由边沿变换来的仍是边沿触发方式的触发器.由两个与非门交叉耦合而成的基本RS触发器是各种触发器的最基本组成部分,能存储一位二进制信息,但存在R+S=1的约束条件,即R端与S端的输入信号不能同时为0.一个集成触发器通常有三种输入端,第一种是异步置位、复位输入端,用SD、RD表示.如输入端有一个圈,则表示用低电平驱动,当SD或RD端有驱动信号时,触发器的状态不受时钟脉冲与控制输入端所处状态的影响.第二种是时钟输入端,用CP表示,在SD&&&&=RD=1情况下,只有CP脉冲作用时才能使触发器状态更新.如CP输入端没有小圈,表示在CP脉冲上升沿时触发器状态更新,如CP输入端有小圈,则表示在CP脉冲下升沿时触发器状态更新.第三种是控制输入端,用D、J、K等表示.加在控制输入端的信号是触发器状态更新的依据.维库欢迎您!
微信扫一扫关注我们
当前位置：&>>&&>>&&>>&D触发器芯片型号主要有哪些
&&& 主要D型号
&&& 八（三态）
&&& 、、74ALS74、74L74、74LS74A、74S74、74HC73、74C74双D型正沿触发器（带预置和清除端）
&&& 74、74F174、74ALS174、74S174、74HC174、74C174　六D型触发器（带清除端）
&&& 75、74F175、74ALS175、74S175、74HC175、74C175 四D型触发器（带清除端）
&&& 73、74S273、74F273、74ALS273、74HC273 八D型触发器（带清除端）
&&& 74LS364　　八D触发器（三态）
&&& 74LS377、74F377、74S3777　八D 触发器
&&& 74LS378、74F378、74S378、74HC378　六D 触发器
&&& 74LS379、74F379、74S379、74HC379八D 触发器
技术资料出处:互联网
该文章仅供学习参考使用，版权归作者所有。
因本网站内容较多，未能及时联系上的作者，请按本网站显示的方式与我们联系。
【】【】【】【】
上一篇：下一篇：
本文已有(0)篇评论
发表技术资料评论，请使用文明用语
字符数不能超过255
暂且没有评论!
12345678910
暂且没有信息...
12345678910
您最关心的搜索
面对传统燃油汽车尾气排放造成的污染及其对石油资源的过度消耗所引发的环境与能源问题， 电动汽车以其良好的环保、节能特性， 成为当今国际汽车发展的潮流和热点。目前世界上许多发达国家的政府、着名汽车厂商及相关行业科研机构都在致力于电动汽车技术的研究开发与应用推广。[][][][][][][][][][]数字电子技术实验指导书(答案)_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
文档贡献者
评价文档：
数字电子技术实验指导书(答案)
数​电​实​验​指​导
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
大小：1.65MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢求74HC/LS/HCT/F系列芯片的区别？_触发器_百科问答
求74HC/LS/HCT/F系列芯片的区别？
提问者:文子峻
74HC/LS/HCT/F系列芯片的区别1、 LS是低功耗肖特基，HC是高速COMS。LS的速度比HC略快。HCT输入输出与LS兼容，但是功耗低；F是高速肖特基电路；2、 LS是TTL电平，HC是COMS电平。3、 LS输入开路为高电平，HC输入不允许开路， hc 一般都要求有上下拉电阻来确定输入端无效时的电平。LS 却没有这个要求4、 LS输出下拉强上拉弱，HC上拉下拉相同。5、 工作电压不同，LS只能用5V，而HC一般为2V到6V；6、 电平不同。LS是TTL电平，其低电平和高电平分别为0.8和V2.4，而CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS可以驱动TTL，但反过来是不行的7、 驱动能力不同，LS一般高电平的驱动能力为5mA，低电平为20mA；而CMOS的高低电平均为5mA；8、 CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能直接接电源。74系列集成电路大致可分为6大类：. 74××（标准型）；.74LS××（低功耗肖特基）；.74S××（肖特基）；.74ALS××（先进低功耗肖特基）；.74AS××（先进肖特基）；.74F××（高速）。近年来还出现了高速CMOS电路的74系列，该系列可分为3大类：. HC为COMS工作电平；. HCT为TTL工作电平，可与74LS系列互换使用；.HCU适用于无缓冲级的CMOS电路。这9种74系列产品，只要后边的标号相同，其逻辑功能和管脚排列就相同。根据不同的条件和要求可选择不同类型的74系列产品，比如电路的供电电压为3V就应选择74HC系列的产品74HC的速度比4000系列快，引脚与标准74系列兼容，4000系列的好处是有的型号可工作在+15V 。新产品最好不用LSLV - 低电压系列 电平 典型传输延迟ns 最大驱动电流(-Ioh/Lol)mAAHC CMOS 8.5 -8/8AHCT COMS/TTL 8.5 -8/8HC COMS 25 -8/8HCT COMS/TTL 25 -8/8ACT COMS/TTL 10 -24/24F TTL 6.5 -15/64ALS TTL 10 -15/64LS TTL 18 -15/24LVCACSLC注：同型号的74系列、74HC系列、74LS系列芯片，逻辑功能上是一样的。74LSxx的使用说明如果找不到的话，可参阅74xx或74HCxx的使用说明。有些资料里包含了几种芯片，如74HC161资料里包含了74HC160、74HC161、74HC162、74HC163四种芯片的资料。找不到某种芯片的资料时，可试着查看一下临近型号的芯片资料。7400 QUAD 2-INPUT NAND GATES　　　　　 与非门7401 QUAD 2-INPUT NAND GATES OC　　　　与非门7402 QUAD 2-INPUT NOR GATES　　　　　　或非门7403 QUAD 2-INPUT NAND GATES　　　　　 与非门7404 HEX INVERTING GATES　　　　　　　 反向器7406 HEX INVERTING GATES HV　　　高输出反向器7408 QUAD 2-INPUT AND GATE　　　　　　　 与门7409 QUAD 2-INPUT AND GATES OC　　　　　 与门7410 TRIPLE 3-INPUT NAND GATES　　　　 与非门7411 TRIPLE 3-INPUT AND GATES　　　　　　与门74121 ONE-SHOT WITH CLEAR　　　　　　　单稳态74132 SCHMITT TRIGGER NAND GATES 触发器与非门7414 SCHMITT TRIGGER INVERTERS　 触发器反向器74153 4-LINE TO 1 LINE SELECTOR　　　　四选一74155 2-LINE TO 4-LINE DECODER　　　　 译码器74180 PARITY GENERATOR/CHECKER　 奇偶发生检验74191 4-BIT BINARY COUNTER UP/DOWN　　 计数器7420 DUAL 4-INPUT NAND GATES　 双四输入与非门7426 QUAD 2-INPUT NAND GATES　　　　　 与非门7427 TRIPLE 3-INPUT NOR GATES　　三输入或非门7430 8-INPUT NAND GATES　　　　八输入端与非门7432 QUAD 2-INPUT OR GATES　　　　 二输入或门7438 2-INPUT NAND GATE BUFFER　　与非门缓冲器7445 BCD-DECIMAL DECODER/DRIVER BCD译码驱动器7474 D-TYPE FLIP-FLOP　　　　　　　 D型触发器7475 QUAD LATCHES　　　　　　　　　　双锁存器7476 J-K FLIP-FLOP　　　　　　　　　J-K触发器7485 4-BIT MAGNITUDE COMPARATOR　　四位比较器7486 2-INPUT EXCLUSIVE OR GATES　　双端异或门74HC00 QUAD 2-INPUT NAND GATES　 双输入与非门74HC02 QUAD 2-INPUT NOR GATES　　双输入或非门74HC03 2-INPUT OPEN-DRAIN NAND GATES　 与非门74HC04 HEX INVERTERS　　　　　　　 六路反向器74HC05 HEX INVERTERS OPEN DRAIN　　六路反向器74HC08 2-INPUT AND GATES　　　　　 双输入与门74HC107 J-K FLIP-FLOP WITH CLEAR　　J-K触发器74HC109A J-K FLIP-FLOP W/PRESET　　 J-K触发器74HC11 TRIPLE 3-INPUT AND GATES　　三输入与门74HC112 DUAL J-K FLIP-FLOP　　　　双J-K触发器74HC113 DUAL J-K FLIP-FLOP PRESET　双JK触发器74HC123A RETRIGGERABLE MONOSTAB　可重触发单稳74HC125 TRI-STATE QUAD BUFFERS　　 四个三态门74HC126 TRI-STATE QUAD BUFFERS　　　 六三态门74HC132 2-INPUT TRIGGER NAND 施密特触发与非门74HC133 13-INPUT NAND GATES　　十三输入与非门74HC137 3-TO-8 DECODERS W/LATCHES 3-8线译码器74HC138 3-8 LINE DECODER　　　 3线至8线译码器74HC139 2-4 LINE DECODER　　　 2线至4线译码器74HC14 TRIGGERED HEX INVERTER　　六触发反向器74HC147 10-4 LINE PRIORITY ENCODER 10-4编码器74HC148 8-3 LINE PRIORITY ENCODER　 8-3编码器74HC149 8-8 LINE PRIORITY ENCODER 　8-8编码器74HC151 8-CHANNEL DIGITAL MUX　　 8通道多路器74HC153 DUAL 4-INPUT MUX　　　 双四输入多路器74HC154 4-16 LINE DECODER　　 4线至16线译码器74HC155 2-4 LINE DECODER　　　 2线至4线译码器74HC157 QUAD 2-INPUT MUX　　　 四个双端多路器74HC161 BINARY COUNTER　　　　　 二进制计数器74HC163 DECADE COUNTERS　　　　　十进制计数器74HC164 SERIAL-PARALLEL SHIFT REG　　串入并出74HC165 PARALLEL-SERIAL SHIFT REG　　并入串出74HC166 SERIAL-PARALLEL SHIFT REG　　串入并出74HC173 TRI-STATE D FLIP-FLOP　　 三态D触发器74HC174 HEX D FLIP-FLOP W/CLEAR　　 六D触发器74HC175 HEX D FLIP-FLOP W/CLEAR　　 六D触发器74HC181 ARITHMETIC LOGIC UNIT　　算术逻辑单元74HC182 LOOK AHEAD CARRYGENERATR　 进位发生器74HC190 BINARY UP/DN COUNTER 二进制加减计数器74HC191 DECADE UP/DN COUNTER 十进制加减计数器74HC192 DECADE UP/DN COUNTER 十进制加减计数器74HC193 BINARY UP/DN COUNTER 二进制加减计数器74HC194 4BIT BI-DIR SHIFT　 4位双向移位寄存器74HC195 4BIT PARALLEL SHIFT 4位并行移位寄存器74HC20 QUAD 4-INPUT NAND GATE　四个四入与非门74HC221A NON-RETRIG MONOSTAB　 不可重触发单稳74HC237 3-8 LINE DECODER 地址锁3线至8线译码器74HC242/243 TRI-STAT TRANSCEIVER　 三态收发器74HC244 OCTAL 3-STATE BUFFER　 八个三态缓冲门74HC245 OCTAL 3-STATE TRANSCEIVER　三态收发器74HC251 8-CH 3-STATE MUX　　　　 8路3态多路器74HC253 DUAL 4-CH 3-STATE MUX　　4路3态多路器74HC257 QUAD 2-CH 3-STATE MUX　　4路3态多路器74HC258 2-CH 3-STATE MUX　　　　 2路3态多路器74HC259 3-8 LINE DECODER　　8位地址锁存译码器74HC266A 2-INPUT EXCLUSIVE NOR GATE　　异或非74HC27 TRIPLE 3-INPUT NOR GATE三个3输入或非门74HC273 OCTAL D FLIP-FLOP CLEAR　　8路D触发器74HC280 9BIT ODD/EVEN GENERATOR　　奇偶发生器74HC283 4BIT BINARY ADDER CARRY　　四位加法器74HC299 3-STATE UNIVERSAL SHIFT　三态移位寄存74HC30 8-INPUT NAND GATE　　　　8输入端与非门74HC32 QUAD 2-INPUT OR GATE　　　四个双端或门74HC34 NON-INVERTER　　　　　　　　　非反向器74HC354 8-CH 3-STATE MUX　　　　 8路3态多路器74HC356 8-CH 3-STATE MUX　　　　 8路3态多路器74HC365 HEX 3-STATE BUFFER　　 六个三态缓冲门74HC366 3-STATE BUFFER INVERTER　　缓冲反向器74HC367 3-STATE BUFFER INVERTER　　缓冲反向器74HC368 3-STATE BUFFER INVERTER　　缓冲反向器74HC373 3-STATE OCTAL D LATCHES 三态D型锁存器74HC374 3-STATE OCTAL D FLIPFLOP　三态D触发器74HC393　4-BIT BINARY COUNTER 4位二进制计数器74HC4016 QUAD ANALOG SWITCH　　四路模拟量开关74HC4020 14-Stage Binary Counter 14输出计数器74HC4017 Decade Counter/Divider with 10 Decoded Outputs十进制计数器带10个译码输出端74HC4040 12 Stage Binary Counter　 12出计数器74HC4046 PHASE LOCK LOOP　　　 相位监测输出器74HC4049 LEVEL DOWN CONVERTER　　　电平变低器74HC4050 LEVEL DOWN CONVERTER　　　电平变低器74HC4051 8-CH ANALOG MUX　　　　　8通道多路器74HC4052 4-CH ANALOG MUX　　　　　4通道多路器74HC4053 2-CH ANALOG MUX　　　　　2通道多路器74HC4060 14-STAGE BINARY COUNTER　14阶BIN计数74HC4066 QUAD ANALOG MUX　　　　 四通道多路器74HC4075 TRIPLE 3-INPUT OR GATE　　 3输入或门74HC42 BCD TO DECIMAL　　　 BCD转十进制译码器74HC423A RETRIGGERABLE MONOSTAB　可重触发单稳74HC4511 BCD-7 SEG DRIVER/DECODER　 7段译码器74HC LINE DECODER　　　4至16线译码器74HC4538A RETRIGGERAB MONOSTAB　 可重触发单稳74HC4543 LCD BCD-7 SEG LCD用的BCD-7段译码驱动74HC51 AND OR GATE INVERTER　　　　　与或非门74HC521 8BIT MAGNITUDE COMPARATOR　　判决定路74HC533 3-STATE D LATCH　　　　　 三态D锁存器74HC534 3-STATE D FLIP-FLOP　　 三态D型触发器74HC540 3-STATE BUFFER　　　　　　 三态缓冲器74HC541 3-STATE BUFFER INVERTER三态缓冲反向器74HC58 DUAL AND OR GATE　　　　　　　　与或门74HC589 3STATE 8BIT SHIFT 8位移位寄存三态输出74HC594 8BIT SHIFT REG　　　　　8位移位寄存器74HC595 8BIT SHIFT REG　　8位移位寄存器出锁存74HC597 8BIT SHIFT REG　　8位移位寄存器入锁存74HC620 3-STATE TRANSCEIVER　　 反向3态收发器74HC623 3-STATE TRANSCEIVER　　八路三态收发器74HC640 3-STATE TRANSCEIVER　　 反向3态收发器74HC643 3-STATE TRANSCEIVER　　八路三态收发器74HC646 NON-INVERT BUS TRANSCEIVER 总线收发器74HC648 INVERT BUS TRANCIVER　 反向总线收发器74HC688 8BIT MAGNITUDE COMPARATOR 8位判决电路74HC7266 2-INPUT EXCLUSIVE NOR GATE　异或非门74HC73 DUAL J-K FLIP-FLOP W/CLEAR　双JK触发器74HC74A PRESET/CLEAR D FLIP-FLOP　　双D触发器74HC75 4BIT BISTABLE LATCH　　　4位双稳锁存器74HC76 PRESET/CLEAR JK FLIP-FLOP　 双JK触发器74HC85 4BIT MAGNITUDE COMPARATOR　4位判决电路74HC86 2INPUT EXCLUSIVE OR GATE　 2输入异或门74HC942 BAUD MODEM　　　 300BPS低速调制解调器74HC943 300 BAUD MODEM　 300BPS低速调制解调器74LS00 QUAD 2-INPUT NAND GATES　　　　 与非门74LS02 QUAD 2-INPUT NOR GATES　　　　　或非门74LS03 QUAD 2-INPUT NAND GATES　　　　 与非门74LS04 HEX INVERTING GATES　　　　　　 反向器74LS05 HEX INVERTERS OPEN DRAIN　　六路反向器74LS08 QUAD 2-INPUT AND GATE　　　　　　 与门74LS09 QUAD 2-INPUT AND GATES OC　　　　 与门74LS10 TRIPLE 3-INPUT NAND GATES　　　 与非门74LS109 QUAD 2-INPUT AND GATES OC　　　 与门74LS11 TRIPLE 3-INPUT AND GATES　　　　　与门74LS112 DUAL J-K FLIP-FLOP　　　　双J-K触发器74LS113 DUAL J-K FLIP-FLOP PRESET　双JK触发器74LS114 NEGATIVE J-K FLIP-FLOP　负沿J-K触发器74LS122 Retriggerable Monostab　 可重触发单稳74LS123 Retriggerable Monostable 可重触发单稳74LS125 TRI-STATE QUAD BUFFERS　　 四个三态门74LS13 QUAL 4-in NAND TRIGGER 4输入与非触发器74LS160 BCD DECADE 4BIT BIN COUNTERS　 计数器74LS136 QUADRUPLE 2-INPUT XOR GATE　　 异或门74LS138 3-8 LINE DECODER　　　 3线至8线译码器74LS139 2-4 LINE DECODER　　　 2线至4线译码器74LS14 TRIGGERED HEX INVERTER　　六触发反向器74HC147 10-4 LINE PRIORITY ENCODER 10-4编码器74HC148 8-3 LINE PRIORITY ENCODER 　8-3编码器74HC149 8-8 LINE PRIORITY ENCODER 　8-8编码器74LS151 8-CHANNEL DIGITAL MUX　　 8通道多路器74LS153 DUAL 4-INPUT MUX　　　 双四输入多路器74LS155 2-4 LINE DECODER　　　 2线至4线译码器74LS156 2-4 LINE DECODER/DEMUX　　　2-4译码器74LS157 QUAD 2-INPUT MUX　　　 四个双端多路器74LS158 2-1 LINE MUX　　　　　　　2-1线多路器74LS160A BINARY COUNTER　　　　　二进制计数器74LS161A BINARY COUNTER　　　　　二进制计数器74LS162A BINARY COUNTER　　　　　二进制计数器74LS163A DECADE COUNTERS　　　　 十进制计数器74LS164 SERIAL-PARALLEL SHIFT REG　　串入并出74LS168 BI-DIRECT BCD TO DECADE　　双向计数器74LS169 4BIT UP/DN BIN COUNTER 四位加减计数器74LS173 TRI-STATE D FLIP-FLOP　　 三态D触发器74LS174 HEX D FLIP-FLOP W/CLEAR　　 六D触发器74LS175 HEX D FLIP-FLOP W/CLEAR　　 六D触发器74LS190 BINARY UP/DN COUNTER 二进制加减计数器74LS191 DECADE UP/DN COUNTER 十进制加减计数器74LS192 DECADE UP/DN COUNTER 十进制加减计数器74LS193 BINARY UP/DN COUNTER 二进制加减计数器74LS194A 4BIT BI-DIR SHIFT　4位双向移位寄存器74LS195A 4BIT PARALLEL SHIFT4位并行移位寄存器74LS20 QUAD 4-INPUT NAND GATE　四个四入与非门74LS21 4-INPUT AND GATE　　　　　四输入端与门74LS240 OCTAL 3-STATE BUFFER　 八个三态缓冲门74LS244 OCTAL 3-STATE BUFFER　 八个三态缓冲门74LS245 OCTAL 3-STATE TRANSCEIVER　三态收发器74LS253 DUAL 4-CH 3-STATE MUX　　4路3态多路器74LS256 4BIT ADDRESS LATCH　 四位可锁存锁存器74LS257 QUAD 2-CH 3-STATE MUX　　4路3态多路器74LS258 2-CH 3-STATE MUX　　　　 2路3态多路器74LS27 TRIPLE 3-INPUT NOR GATES　三输入或非门74LS279 QUAD R-S LATCHES　　　 四个RS非锁存器74LS28 QUAD 2-INPUT NOR BUFFER 四双端或非缓冲74LS283 4BIT BINARY ADDER CARRY　　四位加法器74LS30 8-INPUT NAND GATES　　　八输入端与非门74LS32 QUAD 2-INPUT OR GATES　　　 二输入或门74LS352 4-1 LINE SELECTOR/MUX 4-1线选择多路器74LS365 HEX 3-STATE BUFFER　　 六个三态缓冲门74LS367 3-STATE BUFFER INVERTER　　缓冲反向器74LS368A 3-STATE BUFFER INVERTER　 缓冲反向器74LS373 OCT LATCH W/3-STATE OUT三态输出锁存器74LS76 Dual JK Flip-Flop w/set　　2个JK触发器74LS379 QUAD PARALLEL REG　　　四个并行寄存器74LS38 2-INPUT NAND GATE BUFFER　与非门缓冲器74LS390 DUAL DECADE COUNTER　 2个10进制计数器74LS393 DUAL BINARY COUNTER　　2个2进制计数器74LS42 BCD TO DECIMAL　　　 BCD转十进制译码器74LS48 BCD-7 SEG　　　　　　　　BCD-7段译码器74LS49 BCD-7 SEG　　　　　　　　BCD-7段译码器74LS51 AND OR GATE INVERTER　　　　　与或非门74LS540 OCT Buffer/Line Driver　8路缓冲驱动器74LS541 OCT Buffer/LineDriver　 8路缓冲驱动器74LS74 D-TYPE FLIP-FLOP　　　　　　 D型触发器74LS682 8BIT MAGNITUDE COMPARATOR　 8路比较器74LS684 8BIT MAGNITUDE COMPARATOR　 8路比较器74LS75 QUAD LATCHES　　　　　　　　　双锁存器74LS83A 4BIT BINARY ADDER CARRY　　四位加法器74LS85 4BIT MAGNITUDE COMPARAT　　4位判决电路74LS86 2INPUT EXCLUSIVE OR GATE　 2输入异或门74LS90 DECADE/BINARY COUNTER　十/二进制计数器74LS95B 4BIT RIGHT/LEFT SHIFT 4位左右移位寄存74LS688 8BIT MAGNITUDE COMPARAT　 8位判决电路74LS136 2-INPUT XOR GATE　　　　　2输入异或门74LS651 BUS TRANSCEIVERS　　　　　 总线收发器74LS653 BUS TRANSCEIVERS　　　　　 总线收发器74LS670 3-STATE 4-BY-4 REG　　　 3态4-4寄存器74LS73A DUAL J-K FLIP-FLOP W/CLEAR 双JK触发器 TTL器件和CMOS器件的逻辑电平分类:默认栏目TTL器件和CMOS器件的逻辑电平逻辑电平的一些概念要了解逻辑电平的内容，首先要知道以下几个概念的含义：1：输入高电平（Vih）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。5：阀值电平(Vt)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平& Vih，输入低电平对于一般的逻辑电平，以上参数的关系如下：Voh & Vih & Vt & Vil & Vol。6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。8：Iih：逻辑门输入为高电平时的电流（为灌电流）。9：Iil：逻辑门输入为低电平时的电流（为拉电流）。门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：（1）： RL & （VCC－Voh）/（n*Ioh＋m*Iih）（2）：RL & （VCC－Vol）/（Iol＋m*Iil）其中n：线与的开路门数；m：被驱动的输入端数。：常用的逻辑电平?逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。?其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。?5V TTL和5V CMOS逻辑电平是通用的逻辑电平。?3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。?低电压的逻辑电平还有2.5V和1.8V两种。?ECL/PECL和LVDS是差分输入输出。?RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。另外5V CMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0.1V，Vil≤0.3Vcc；噪声容限较TTL电平高。JEDEC组织在定义3.3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。 LVTTL逻辑电平定义的工作电压范围是3.0－3.6V。LVCMOS逻辑电平标准是从5V CMOS逻辑电平关注移植过来的，所以它的Vih、Vil和Voh、Vol与工作电压有关，其值如上图所示。LVCMOS逻辑电平定义的工作电压范围是2.7－3.6V。5V的CMOS逻辑器件工作于3.3V时，其输入输出逻辑电平即为LVCMOS逻辑电平，它的Vih大约为0.7×VCC＝2.31V左右，由于此电平与LVTTL的Voh（2.4V）之间的电压差太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用5V CMOS器件工作于3.3V电压的工作方式。由于相同的原因，使用LVCMOS输入电平参数的3.3V逻辑器件也很少。JEDEC组织为了加强在3.3V上各种逻辑器件的互连和3.3V与5V逻辑器件的互连，在参考LVCMOS和LVTTL逻辑电平标准的基础上，又定义了一种标准，其名称即为3.3V逻辑电平标准，其参数如下：3.3V逻辑电平标准的参数其实和LVTTL逻辑电平标准的参数差别不大，只是它定义的Vol可以很低（0.2V），另外，它还定义了其Voh最高可以到VCC-0.2V，所以3.3V逻辑电平标准可以包容LVCMOS的输出电平。在实际使用当中，对LVTTL标准和3.3V逻辑电平标准并不太区分，某些地方用LVTTL电平标准来替代3.3V逻辑电平标准，一般是可以的。JEDEC组织还定义了2.5V逻辑电平标准，如上图所示。另外，还有一种2.5V CMOS逻辑电平标准，它与上图的2.5V逻辑电平标准差别不大，可兼容。低电压的逻辑电平还有1.8V、1.5V、1.2V的逻辑电平。、TTL和CMOS逻辑器件逻辑器件的分类方法有很多，下面以逻辑器件的功能、工艺特点和逻辑电平等方法来进行简单描述。：TTL和CMOS器件的功能分类按功能进行划分，逻辑器件可以大概分为以下几类： 门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、背板驱动器等。1：门电路和反相器逻辑门主要有与门74X08、与非门74X00、或门74X32、或非门74X02、异或门74X86、反相器74X04等。2：选择器选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。3： 编/译码器编/译码器主要有2/4、3/8和4/16译码器74X139、74X138、74X154等。4：计数器计数器主要有同步计数器74X161和异步计数器74X393等。5：寄存器寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。6：触发器触发器主要有J-K触发器、带三态的D触发器74X374、不带三态的D触发器74X74、施密特触发器等。7：锁存器锁存器主要有D型锁存器74X373、寻址锁存器74X259等。8：缓冲驱动器缓冲驱动器主要有带反向的缓冲驱动器74X240和不带反向的缓冲驱动器74X244等。9：收发器收发器主要有寄存器收发器74X543、通用收发器74X245、总线收发器等。10：总线开关总线开关主要包括总线交换和通用总线器件等。11：背板驱动器背板驱动器主要包括TTL或LVTTL电平与GTL/GTL+（GTLP）或BTL之间的电平转换器件。：TTL和CMOS逻辑器件的工艺分类特点按工艺特点进行划分，逻辑器件可以分为Bipolar、CMOS、BiCMOS等工艺，其中包括器件系列有：Bipolar（双极）工艺的器件有： TTL、S、LS、AS、F、ALS。CMOS工艺的器件有： HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC、GTLP。BiCMOS工艺的器件有： BCT、ABT、LVT、ALVT。：TTL和CMOS逻辑器件的电平分类特点TTL和CMOS的电平主要有以下几种：5VTTL、5VCMOS（Vih≥0.7*Vcc，Vil≤0.3*Vcc）、3.3V电平、2.5V电平等。5V的逻辑器件5V器件包含TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT等系列器件3.3V及以下的逻辑器件包含LV的和V 系列及AHC和AC系列，主要有LV、AHC、AC、ALB、LVC、ALVC、LVT等系列器件。具体情况可以参考下图：包含特殊功能的逻辑器件A．总线保持功能（Bus hold）由内部反馈电路保持输入端最后的确定状态，防止因输入端浮空的不确定而导致器件振荡自激损坏；输入端无需外接上拉或下拉电阻，节省PCB空间，降低了器件成本开销和功耗，见图6－3。ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL系列器件有此功能。 命名特征为附加了&H&如：74ABTH16244。B．串联阻尼电阻（series damping resistors）输出端加入串联阻尼电阻可以限流，有助于降低信号上冲/下冲噪声，消除线路振铃，改善信号质量。如图6－4所示。具有此特征的ABT、LVC、LVT、ALVC系列器件在命名中加入了&2&或&R&以示区别，如ABT162245，ALVCHR162245。对于单向驱动器件，串联电阻加在其输出端，命名如SN74LVC2244；对于双向的收发器件，串联电阻加在两边的输出端，命名如SN74LVCR2245。C．上电/掉电三态（PU3S，Power up/power down 3-state）即热拔插性能。上电/掉电时器件输出端为三态，Vcc阀值为2.1V；应用于热拔插器件/板卡产品，确保拔插状态时输出数据的完整性。多数ABT、LVC、LVT、LVTH系列器件有此特征。D．ABT 器件（Advanced BiCMOS Technology）结合了CMOS器件(如HC/HCT、LV/LVC、ALVC、AHC/AHCT)的高输入阻抗特性和双极性器件(Bipolar，如TTL、LS、AS、ALS)输出驱动能力强的特点。包括ABT、LVT、ALVT等系列器件，应用于低电压，低静态功耗环境。E．Vcc/GND对称分布16位Widebus器件的重要特征，对称配置引脚，有利于改善噪声性能。AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列16位Widebus器件有此特征。F．分离轨器件（Split-rail）即双电源器件，具有两种电源输入引脚VccA和VccB，可分别接5V或3.3V电源电压。如ALVC164245、LVC4245等，命名特征为附加了&4&。逻辑器件的使用指南1：多余不用输入管脚的处理在多数情况下，集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使用，这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。 244、16244经测试在接高电平时静态功耗较小，而接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源为好，电阻值推荐为1～10K。2：选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足设计要求，同时有一定的余量的器件，这样可以减少信号过冲，改善信号质量。 并且在设计时必须考虑信号匹配。3：在对驱动能力和速度要求较高的场合，如高速总线型信号线，可使用ABT、LVT系列。板间接口选择ABT或LVTH，并在母板两端匹配，在不影响速度的条件下与母板接口尽量串阻，以抑制过冲、保护器件，典型电阻值为10- 200Ω左右，另外，也可以使用并接二级管来进行处理，效果也不错，如1N4148等（抗冲击较好）。4：在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用的方式有始端匹配、终端匹配等。始端匹配是在芯片的输出端串接电阻，目的是防止信号畸变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。 内部带串联阻尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐使用。始端匹配推荐电阻值为10～51 Ω，在实际使用中可根据IBIS模型模拟仿真确定其具体值。由于终端匹配网络加重了总线负载，所以不应该因为匹配而使Buffer的实际驱动电流大于驱动器件所能提供的最大Source、Sink电流值。应选择正确的终端匹配网络，使总线即使在没有任何驱动源时，其线电压仍能保持在稳定的高电平。5：要注意高速驱动器件的电源滤波。如ABT、LVT系列芯片在布线时，建议在芯片的四组电源引脚附近分别接0.1 μ或0.01 μ电容。6：可编程器件任何电源引脚、地线引脚均不能悬空；在每个可编程器件的电源和地间要并接0.1uF的去耦电容，去耦电容尽量靠近电源引脚，并与地形成尽可能小的环路。7：收发总线需有上拉电阻或上下拉电阻，保证总线浮空时能处于一个有效电平，以减小功耗和干扰。8：373/374/273等器件为工作可靠，锁存时钟输入建议串入10－200欧电阻。9：时钟、复位等引脚输入往往要求较高电平，必要时可上拉电阻。10：注意不同系列器件是否有带电插拔功能及应用设计中的注意事项，在设计带电插拔电路时请参考公司的《单板带电插拔设计规范》。11：注意电平接口的兼容性。 选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的相应的章节的具体要求。12： 在器件工作过程中，为保证器件安全运行，器件引脚上的电压及电流应严格控制在器件手册指定的范围内。逻辑器件的工作电压不要超出它所允许的范围。13：逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致芯片性能下降甚至损坏逻辑器件。14：对开关量输入应串电阻，以避免过压损坏。15：对于带有缓冲器的器件不要用于线性电路，如放大器。、TTL、CMOS器件的互连：器件的互连总则在公司产品的某些单板上，有时需要在某些逻辑电平的器件之间进行互连。在不同逻辑电平器件之间进行互连时主要考虑以下几点：1：电平关系，必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时会烧毁芯片。2：驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。3：时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。4：选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便，简化了电路，但对于具体的设计电路一定要考虑以上三种情况，合理选用。对于数字电路来说，各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力：输出电流应大于负载所需输入电流；另一方面，TTL、CMOS、ECL等输入、输出电平标准不一致，同时采用上述多种器件时应考虑电平之间的转换问题。我们在电路设计中经常遇到不同的逻辑电平之间的互连，不同的互连方法对电路造成以下影响：?对逻辑电平的影响。应保证合格的噪声容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax ≥0.4V)，并且输出电压不超过输入电压允许范围。?对上升/下降时间的影响。应保证Tplh和Tphl满足电路时序关系的要求和EMC的要求。?对电压过冲的影响。过冲不应超出器件允许电压绝对最大值，否则有可能导致器件损坏。TTL和CMOS的逻辑电平关系如下图所示：图4－1： TTL和CMOS的逻辑电平关系图图4－2：低电压逻辑电平标准3.3V的逻辑电平标准如前面所述有三种，实际的3.3V TTL/CMOS逻辑器件的输入电平参数一般都使用LVTTL或3.3V逻辑电平标准（一般很少使用LVCMOS输入电平），输出电平参数在小电流负载时高低电平可分别接近电源电压和地电平（类似LVCMOS输出电平），在大电流负载时输出电平参数则接近LVTTL电平参数，所以输出电平参数也可归入3.3V逻辑电平，另外，一些公司的手册中将其归纳如LVTTL的输出逻辑电平，也可以。在下面讨论逻辑电平的互连时，对3.3V TTL/CMOS的逻辑电平，我们就指的是3.3V逻辑电平或LVTTL逻辑电平。常用的TTL和CMOS逻辑电平分类有：5V TTL、5V CMOS、3.3V TTL/CMOS、3.3V/5V Tol.、和OC/OD门。其中：3.3V/5V Tol.是指输入是3.3V逻辑电平，但可以忍受5V电压的信号输入。3.3V TTL/CMOS逻辑电平表示不能输入5V信号的逻辑电平，否则会出问题。注意某些5V的CMOS逻辑器件，它也可以工作于3.3V的电压，但它与真正的3.3V器件（是LVTTL逻辑电平）不同，比如其VIH是2.31V（＝0.7×3.3V，工作于3.3V）（其实是LVCMOS逻辑输入电平），而不是2.0V，因而与真正的3.3V器件互连时工作不太可靠，使用时要特别注意，在设计时最好不要采用这类工作方式。值得注意的是有些器件有单独的输入或输出电压管脚，此管脚接3.3V的电压时，器件的输入或输出逻辑电平为3.3V的逻辑电平信号，而当它接5V电压时，输入或输出的逻辑电平为5V的逻辑电平信号，此时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类。对于可编程器件（EPLD和FPGA）的互连也要根据器件本身的特点并参考本章节的内容进行处理。以上5种逻辑电平类型之间的驱动关系如下表：输入5V TTL 3.3V /5V Tol. 3.3V TTL/CMOS 5V CMOS输出 5V TTL √ √ ?/FONT& ?/FONT&3.3V TTL/CMOS √ √ √ ?/FONT&5V CMOS √ √ ?/FONT& √OC/OD 上拉 上拉 上拉 上拉上表中打钩（√）的表示逻辑电平直接互连没有问题，打星号（?/FONT&）的表示要做特别处理。对于打星号（?/FONT&）的逻辑电平的互连情况，具体见后面说明。一般对于高逻辑电平驱动低逻辑电平的情况如简单处理估计可以通过串接10－1K欧的电阻来实现，具体阻值可以通过试验确定，如为可靠起见，可参考后面推荐的接法。从上表可看出OC/OD输出加上拉电阻可以驱动所有逻辑电平，5V TTL和3.3V /5V Tol.可以被所有逻辑电平驱动。所以如果您的可编程逻辑器件有富裕的管脚，优先使用其OC/OD输出加上拉电阻实现逻辑电平转换；其次才用以下专门的逻辑器件转换。对于其他的不能直接互连的逻辑电平，可用下列逻辑器件进行处理，详细见后面5.2到5.5节。TI的AHCT系列器件为5V TTL输入、5V CMOS输出。TI的LVC/LVT系列器件为TTL/CMOS逻辑电平输入、3.3V TTL（LVTTL）输出，也可以用双轨器件替代。注意：不是所有的LVC/LVT系列器件都能够运行5V TTL/CMOS输入，一般只有带后缀A的和LVCH/LVTH系列的可以，具体可以参考其器件手册。：5V TTL门作驱动源?驱动3.3V TTL/CMOS通过LVC/LVT系列器件（为TTL/CMOS逻辑电平输入，LVTTL逻辑电平输出）进行转换。?驱动5V CMOS可以使用上拉5V电阻的方式解决，或者使用AHCT系列器件（为5V TTL输入、5V CMOS输出）进行转换。：3.3V TTL/CMOS门作驱动源?驱动5V CMOS使用AHCT系列器件（为5V TTL输入、5V CMOS输出）进行转换（3.3V TTL电平（LVTTL）与5V TTL电平可以互连）。：5V CMOS门作驱动源?驱动3.3V TTL/CMOS通过LVC/LVT器件（输入是TTL/CMOS逻辑电平，输出是LVTTL逻辑电平）进行转换。：2.5V CMOS逻辑电平的互连随着芯片技术的发展，未来使用2.5V电压的芯片和逻辑器件也会越来越多，这里简单谈一下2.5V逻辑电平与其他电平的互连，主要是谈一下2.5V逻辑电平与3.3V逻辑电平的互连。（注意：对于某些芯片，由于采用了优化设计，它的2.5V管脚的逻辑电平可以和3.3V的逻辑电平互连，此时就不需要再进行逻辑电平的转换了。）1：3.3V TTL/CMOS逻辑电平驱动2.5V CMOS逻辑电平2.5V的逻辑器件有LV、LVC、AVC、ALVT、ALVC等系列，其中前面四种系列器件工作在2.5V时可以容忍3.3V的电平信号输入，而ALVC不行，所以可以使用LV、LVC、AVC、ALVT系列器件来进行3.3V TTL/CMOS逻辑电平到2.5V CMOS逻辑电平的转换。2：2.5V CMOS逻辑电平驱动3.3V TTL/CMOS逻辑电平2.5V CMOS逻辑电平的VOH为2.0V，而3.3V TTL/CMOS的逻辑电平的VIH也为2.0V，所以直接互连的话可能会出问题（除非3.3V的芯片本身的VIH参数明确降低了）。此时可以使用双轨器件SN74LVCC3245A来进行2.5V逻辑电平到3.3V逻辑电平的转换，
回答者:宋淇林
Mail: Copyright by ；All rights reserved.