ISE9.1中文教程_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
ISE9.1中文教程
阅读已结束，如果下载本文需要使用
想免费下载本文？
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
你可能喜欢FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，但是功耗较低。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。
数字信号处理
医疗与智能家居
监控与多媒体处理
接口与传输
测试与监测
专家系列秘籍
客户应用案例解决方案
98# EEPW网友 说： 23:24
FPGA还没有入门，老师一直让画板子，怎么办？
说： 10:06
[quote]EEPW网友说 MLX14101E[/quote]啧啧
96# EEPW网友 说： 20:50
基于FPGA语音系统的提取
95# EEPW网友 说： 16:04
基于FPGA的智能交通系统
94# EEPW网友 说： 13:43
说： 13:17
基于FPGA的可编程开关电源设计
说： 05:55
回答91# wyf86：
正统的方式
说： 22:32
从VHDL或者Verilog开始入手学习FPGA，是否比较快？
90# EEPW网友 说： 20:00
用xilinx实现AD转换，要具体分成几个模块来完成？？？
89# EEPW网友 说： 08:27
88# EEPW网友 说： 11:08
FPGA 与外部数据通信方式有哪些？
87# EEPW网友 说： 15:42
it66121基本设计电路
说： 14:16
谁有二维方向传感器的代码实现，感激不尽
85# EEPW网友 说： 20:29
承接电子项目开发/产品定制 单片机开发 ARM/51/凌阳/AVR/STM32明德扬科技教育
说： 21:17
回答83# 云端：
CPLD可达150M以上
说： 22:04
与CPLD比较，速度上哪个更好？
说： 18:44
eepw论坛进不了了 ，为什么？
说： 22:56
回答80# soothmusic：
FPGA一般来说比ASIC（专用集成芯片）的速度要慢
说： 21:54
FPGA与ASIC速率比较如何
79# EEPW网友 说： 21:15
LCD12864 的Verilog HDL程序？逐点法显示特性曲线图的。。。。。
78# EEPW网友 说： 21:10
基于FPGA的晶体管特性图示仪设计,谁有资料，感激不尽！！！
77# EEPW网友 说： 21:09
谁有资料，感激不尽！！！
76# EEPW网友 说： 15:00
win8 下 Xilinx ise 14.4 安装不成功 怎么弄
点 help 》 manage
license 》 copy
用了兼容性安装 不行
75# EEPW网友 说： 11:43
基于FPGA的七人表达器
74# EEPW网友 说： 01:51
73# EEPW网友 说： 17:47
illegal name in expression
72# EEPW网友 说： 10:33
基于FPGA的lvds
71# EEPW网友 说： 22:12
70# EEPW网友 说： 15:44
fpga 模拟凸轮轴
说： 14:15
求求有谁做过FPGA实现10M以太网通信的吗
68# EEPW网友 说： 10:37
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
67# EEPW网友 说： 22:10
说： 21:50
回答65# wyf86：
CPLD保密性好,FPGA保密性差。
说： 22:10
FPGA保密性比CPLD怎么样
说： 21:50
回答65# wyf86：
说： 23:00
多核心GPU能代替FPGA？
62# EEPW网友 说： 14:58
FPGA写温度计用DS18b20测量，液晶LCD1602显示
61# EEPW网友 说： 21:27
求求用verilog编写的一些有难度的实例，非常感谢！q
60# EEPW网友 说： 17:43
说： 08:54
求用verilog编写的一些有难度的实例，非常感谢！
58# EEPW网友 说： 12:29
基于Verilog HDL语言数字电子时钟设计
57# EEPW网友 说： 00:08
56# EEPW网友 说： 13:05
55# EEPW网友 说： 18:24
fpga 调试工具及方法？
54# EEPW网友 说： 22:03
TCS320怎么导入FPGA的hello_world里面
53# EEPW网友 说： 20:35
状态机 同时处于多个状态
说： 21:27
回答52# soothmusic：
说： 22:33
采用FPGA设计ASIC电路(特定用途集成电路)，用户不需要投片生产，就能得到合用的芯片?
说： 13:19
USRP 方面的知识求教？？
49# EEPW网友 说： 20:11
MMA7361L中文资料
Copyright (C) ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司京ICP备号-2 北京市公安局备案：新入手FPGA，谁能告诉我在ISE中编写ucf文件的几种常用格式，小弟感激不尽，因为我目前只会NE_百度知道
新入手FPGA，谁能告诉我在ISE中编写ucf文件的几种常用格式，小弟感激不尽，因为我目前只会NE
入手FPGA？还有个问题就是，这是为什么呢，把里面相应的端口名改为我的VerilogHDL内部定义的端口名，当没告诉你具体引脚编号时而只有功能描述名称的引脚该怎么编写物理映射关系呢，而换做他的程序就没有错，但是却总是报错，语法什么的都通过检测了，小弟感激不尽，我写了个Zedboard开发板的流水灯，只改了名字而已，于是在网上看到了一个也是在同一款Zedboard开发板上的流水灯，于是我就把他的ucf文件内容复制过来了，因为我目前只会NET “xx”LOC=Pxx这种，我发现其内容除了端口定义的名字不一样其他差不多都一样，制作过程写的很详细，就是不知道ucf怎么写，谁能告诉我在ISE中编写ucf文件的几种常用格式
/link://wenku?url=UQgaS_tYp-wTlqBcqB0vMpcniHb34S2QuCkb2wdVGE_UjKkg9xGFnd5lp53" target="_blank">http.baidu://wenku<a href="/link
来自团队：
其他类似问题
为您推荐：
fpga的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁在ISE平台上的FPGA仿真文件该怎么写,有人有资料吗_百度知道
在ISE平台上的FPGA仿真文件该怎么写,有人有资料吗
提问者采纳
initialbegin
clk = 0:0] led, rst_n;wire [1, rst_n);#100
rst_n = 1;fifo_test fifo_test(clk, ledmodule fifo_test_tb();
rst_n = 0;
endalways #5 clk = ~clk
提问者评价
采纳率100%
其他类似问题
为您推荐：
fpga的相关知识
其他1条回答
就初始化一下输入，再配个 时钟就可以了clk = ~clk
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
UID1734&帖子10&精华0&积分148&资产148 信元&发贴收入5 信元&推广收入0 信元&附件收入0 信元&下载支出5 信元&阅读权限10&在线时间1 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
我用ise6.1sp2自动生成tbw测试文件进行仿真经常遇到出错，换到ise5.1sp3就很好，百思不得其解？
UID19&帖子1979&精华0&积分695128&资产695128 信元&发贴收入55 信元&推广收入5 信元&附件收入4860 信元&下载支出18167 信元&阅读权限110&在线时间155 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
具体说说什么错误？
你的仿真库更新了吗？
人不在江湖，江湖上只有我的传说
UID539&帖子1454&精华1&积分4118658&资产4118658 信元&发贴收入325 信元&推广收入0 信元&附件收入93936 信元&下载支出1123 信元&阅读权限120&在线时间15 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
如果modelsim退出，十有八九是由于license的问题。
UID1734&帖子10&精华0&积分148&资产148 信元&发贴收入5 信元&推广收入0 信元&附件收入0 信元&下载支出5 信元&阅读权限10&在线时间1 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
我的modesim是带狗的正版，我看了xilinx有新的仿真库，我先升级了看，再有问题我再具体描述
UID1734&帖子10&精华0&积分148&资产148 信元&发贴收入5 信元&推广收入0 信元&附件收入0 信元&下载支出5 信元&阅读权限10&在线时间1 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
错误捕捉图片
(181.48 KB)
下载次数:5
UID1734&帖子10&精华0&积分148&资产148 信元&发贴收入5 信元&推广收入0 信元&附件收入0 信元&下载支出5 信元&阅读权限10&在线时间1 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
(134.17 KB)
下载次数:2
UID1734&帖子10&精华0&积分148&资产148 信元&发贴收入5 信元&推广收入0 信元&附件收入0 信元&下载支出5 信元&阅读权限10&在线时间1 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
(103.49 KB)
下载次数:1
UID1734&帖子10&精华0&积分148&资产148 信元&发贴收入5 信元&推广收入0 信元&附件收入0 信元&下载支出5 信元&阅读权限10&在线时间1 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
我从新更换过工程，问题依旧，其它的tbw都正常，另外该工程的文件已经能最后适配生成下载文件，并没有错误，在modelsim5。6上仿真正常。
我今天刚加了modelsim5.7c的升级包，比以前有点改善，以前是一报错整个程序就退出，现在是大约报3到4次错主程序才会退出
UID19&帖子1979&精华0&积分695128&资产695128 信元&发贴收入55 信元&推广收入5 信元&附件收入4860 信元&下载支出18167 信元&阅读权限110&在线时间155 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
似乎是软件安装问题或者软件本身的bug了，这个恐怕要问下xilinx的AE。
人不在江湖，江湖上只有我的传说
UID1734&帖子10&精华0&积分148&资产148 信元&发贴收入5 信元&推广收入0 信元&附件收入0 信元&下载支出5 信元&阅读权限10&在线时间1 小时&注册时间&最后登录&
我在用新的ise6.1加modelsim5.7c时经常预仿真出错，软件退出，不知大家遇到没有？
问他们？呵呵，问过，没下文。我看了网上ise6.1问题描述，有提到有用户遇到这个问题
[通过 QQ、MSN 分享给朋友]